bug 1055: forgot "shifted" keyword in instruction titles

bug 1055: missed out fpload/store-shift instructions for ls004 (doh)

bug 676: cleanup on maxloc. comments, remove redundant code

bug 676: maxloc, use crternlogi to reduce op count

bug 1034: add crbinlog unit test

bug 1034: invert ordering of lut indices to match xxeval

bug 676: tidy up pseudocode

sigh, when maddsubrs (etc) moved to PO5, PowerDecoder2 hack update

missing BC in get_cr_in

remove accidental print

fix merge

bug 1034: hooray! sv.crternlogi works. was the test not the op

bug 1034: redo BFB field lookup for namespace

bug 1034: sigh undo damage caused by rebase merge

bug 1034: add crternlogi. involved adding a new CR field BFA_BFB_BF sigh

bug 676: maxloc - finally got something working

bug 676: nearly there. just <= vs < to deal with

fix ISACaller BA/BB vector read

bug 676: closer to working maxloc. a lot of cr ops

bug 676: more experimenting with maxloc assembler

enforce scalar offset in ISACaller when is_vec is false

bug 676: use dest-mask on sv.addi to get scalar max into vector

add heading option to GPR dump

improve debug output in ISACaller, for ".long xyzabcdef"

whitespace

grrrr

bug 676: although spotted under maxloc, sv.mcrf was incomplete

https://bugs.libre-soc.org/show_bug.cgi?id=1239
BF was "vectorised" (through a rewrite of the immediate field)
but BFA was not. a *lot* more unit tests are needed for ISACaller
to be "up to spec"

bug 1248: add a stack of missing CR 3/5-bit operand vector naming

bug 1248: add beginnings of sv.creqv test, see what is going on

bug 676: sorting out maxloc assembler, found bug in sv.creqv vector
raised https://bugs.libre-soc.org/show_bug.cgi?id=1248

bug 676: maxloc experimentation

bug 676: with messing about got at least an inner maxloc loop working

bug 676: although spotted under maxloc, sv.mcrf was incomplete

https://bugs.libre-soc.org/show_bug.cgi?id=1239
BF was "vectorised" (through a rewrite of the immediate field)
but BFA was not. a *lot* more unit tests are needed for ISACaller
to be "up to spec"

add first cut at parallel maxloc, adding random tests

bug 676: add start of svp64 maxloc, based on pospopcount

bug 1236: add extra argument to svstep: RA.

bug 676: put maxloc.py test data into array

remove unneeded tests

bug 672: add python-based maxloc.py for unit testing

bug 676: add first cut at maxloc copy/paste from ddffirst test

fixedsync.mdwn: change sync from v3.1B version to v3.0B version

to use the v3.1B version requires fixing fields.text to use the new
L and SC fields, which requires deciphering all the places where the
current L (named L2) field is used and making sure they'll be correct still.

using the old interpretation of sync should be correct, but less optimal,
assuming OpenPower got their backwards compatibility correct.

bug 676: maxloc - finally got something working

bug 676: nearly there. just <= vs < to deal with

fix ISACaller BA/BB vector read

bug 676: closer to working maxloc. a lot of cr ops

bug 676: more experimenting with maxloc assembler

enforce scalar offset in ISACaller when is_vec is false

bug 676: use dest-mask on sv.addi to get scalar max into vector

add heading option to GPR dump

improve debug output in ISACaller, for ".long xyzabcdef"

whitespace

grrrr

bug 676: although spotted under maxloc, sv.mcrf was incomplete

https://bugs.libre-soc.org/show_bug.cgi?id=1239
BF was "vectorised" (through a rewrite of the immediate field)
but BFA was not. a *lot* more unit tests are needed for ISACaller
to be "up to spec"

bug 1248: add a stack of missing CR 3/5-bit operand vector naming

bug 1248: add beginnings of sv.creqv test, see what is going on

bug 676: sorting out maxloc assembler, found bug in sv.creqv vector
raised https://bugs.libre-soc.org/show_bug.cgi?id=1248

bug 676: maxloc experimentation

bug 676: with messing about got at least an inner maxloc loop working

bug 676: although spotted under maxloc, sv.mcrf was incomplete

https://bugs.libre-soc.org/show_bug.cgi?id=1239
BF was "vectorised" (through a rewrite of the immediate field)
but BFA was not. a *lot* more unit tests are needed for ISACaller
to be "up to spec"

add first cut at parallel maxloc, adding random tests

bug 676: add start of svp64 maxloc, based on pospopcount

bug 1236: add extra argument to svstep: RA.

bug 676: put maxloc.py test data into array

remove unneeded tests

bug 672: add python-based maxloc.py for unit testing

bug 676: add first cut at maxloc copy/paste from ddffirst test

bug 1034: make sv.crternlogi test a vector-vector-scalar on *0,*16,31

shorten call to ISACaller.prep_namespace

bug 1034: cut/paste error on crternlogi, 4*BT+32 should be just BT+32

bug 1034: clarify CR field encoding (extra/value)

whoops

add BA_BFB decode to PPCRecord and SVP64Record

bug 1034: add first version of sv.crternlogi unit test

bug 1034: yet again move crternlogi due to size of operands

bug 10344: had to move crfternlogi to TLI-Form

bug 1034: add crbinlog and crternlogi, rename crbinlog to crfbinlog

bug 1034: properly qualify crbinlog and crternlogi in sv_analysys.py

bug 1034: add crbinlog unit test, fix binlog test, move maddsub*

bug 1034: add crbinlog and binlog, unit test binlog done

bug 1034: add crternlogi. involved adding a new CR field BFA_BFB_BF sigh

fixedsync.mdwn: change sync from v3.1B version to v3.0B version

to use the v3.1B version requires fixing fields.text to use the new
L and SC fields, which requires deciphering all the places where the
current L (named L2) field is used and making sure they'll be correct still.

using the old interpretation of sync should be correct, but less optimal,
assuming OpenPower got their backwards compatibility correct.

bug 1251: WIP stbcx removed

fix memory locations in linked-list test_caller_svp64_ldst.py

fptrans.mdwn: don't parenthesize register being assigned to

Fixes: https://bugs.libre-soc.org/show_bug.cgi?id=1247

whitespace

.gitlab-ci.yml: re-add maxschedchunk, it provides massive speedups -- ~2x on CI

this essentially reverts bfb9d7f312ebb5f394414b5e1ea8f03728af4489

on CI, bfb9d7f312ebb5f394414b5e1ea8f03728af4489 took 5h45m:
https://salsa.debian.org/Kazan-team/mirrors/openpower-isa/-/jobs/5038101
the parent commit took 2h37m:
https://salsa.debian.org/Kazan-team/mirrors/openpower-isa/-/jobs/5034703

bug 1183: correct comments from cut/paste

remove pytest option which hard-codes assumptions about installed version

elf/simple_cases: disable case_static_glibc for now, re-enable when we work on it again.

add make_gdb_vm_image.sh script, it doesn't work yet but could be useful

see https://bugs.libre-soc.org/show_bug.cgi?id=1228#c15

load_elf: dump a sequence of gdb commands for easy debugging

dumps a sequence of gdb commands that can easily be copied from
the output and pasted into gdb to reset the stack to what load_elf
uses, instead of what gdb's execve does.

MemMMap: fix brk_syscall -- use unrounded input address as heap end

it should use the input address as given when tracking the end of
the heap and returning addresses. it still needs to align addresses
when mapping/unmapping pages.

load_elf: add forgotten auxv entries

load_elf: copy linux's auxv, argv, and env layout

load_elf: match linux better for statically-linked binaries

we still need more auxv entries, but the rest should match close
enough now.

elf/simple_cases: enable debug info for statically-linked glibc demo

MemMMap: raise error for bad load/fetch addresses when emulating mmap

caller.py: don't try to make zero-sized memory accesses, they error

test/elf/__init__: make objdump go to default log kind -- it's quieter

caller.py: implement writev syscall