Various improvements in ModIndex

More dict/pool related changes

Added memory statistics (at least on linux)

Better help message printing for command line tool

Improved some warning messages

Fixed mem2reg warning message

More hashtable finetuning

Some cleanups in dict/pool hashtable implementation

Using Yosys::dict and Yosys::pool in sigtools.h

Replaced std::unordered_set (nodict) with Yosys::pool

Replaced std::unordered_map as implementation for Yosys::dict

Added new_dict (hashmap.h) and re-enabled code coverage counters

Temporary gcc 4.6 build hotfix for Yosys::dict and Yosys::nodict

Added "yosys -d" command line option

Added Yosys::{dict,nodict,vector} container types

Various fixes and improvements in "write_smt2 -bv"

Added "test_cell -muxdiv"

Various fixes and improvements in write_smt2

Added "test_cell -w" feature

Fixed simplemap for $ne cells with output width > 1

Added support for most BV cell types to write_smt2

Added "write_smt2 -bv" and other write_smt2 improvements

Fixed off-by-one bug in "hierarchy -check" for positional module args

Added write_smt2 (only gate level logic supported so far)

Added "dfflibmap -prepare" help

Added "dfflibmap -prepare"

Added "dff2dffe -direct" for direct gate mapping

Added "dff2dffe -unmap"

Added support for gate-level cells in dff2dffe

Improvements in simplemap api, added $ne $nex $eq $eqx support

Renamed extend() to extend_xx(), changed most users to extend_u0()

Improved ABC clock domain partitioning

Indenting fix in show.cc

Added "show -colorattr"

Added "abc -markgroups"

Added support for multiple clock domains to "abc" pass

Fixed "abc" pass for clk and enable signals driven by logic

Added DFFE support to "abc" pass

Added $dffe support to write_verilog

Checking existence of ports in "hierarchy -check"

Fixed another bug in write_blif handling of $lut cells

Merge branch 'master' of github.com:cliffordwolf/yosys

Fixed writing of $lut cells in BLIF backend

Fixed build with gcc 4.6

Added "write_blif -undef" and support for special "-" true/false/undef type

Added "write_blif -blackbox"

based on code by Eddie Hung from
https://github.com/eddiehung/yosys/commit/1e481661cb4a4

Added "blif -unbuf" feature

Removed psmisc from deps list (usually fuser is already installed and the package name for it varies)

Added psmisc to prerequisites

Removed UTF-8 chars from techmap.v

Added missing prerequisites to README

Added IdString::destruct_guard hack

Compile fix for visual studio

Fixed supply0/supply1 with many wires

Added functionality to dff2dffe pass

Added bool constructors to SigBit and SigSpec

Added module->addDffe() and module->addDffeGate()

Added skeleton dff2dffe pass

Added more documentation fixmes for nontrivial register cells

Added $dffe cell type

Added $_DFFE_??_ cell types

Merge branch 'master' of https://github.com/Martoni/yosys

manual/presentation.tex: bg option is unknown with beamer 3.3 in beamercolorbox

Merge pull request #43 from Martoni/master

suppressing semi-colon at the end of dot files

suppressing semi-colon at the end of dot files

Added some missing .gitignore in manual/

Fixed bug in "hierarchy -top" with array of instances

Fixed minor bug in parsing delays

Fixed two minor bugs in constant parsing

Some fixes in stubnets example

Merge pull request #42 from slowriot/master

SHA1 library: fixing incorrect buffer size allocation, and unsafe integer size type

switching from unreliable typedefs to precisely sized uint32_t and uint64_t

fixing incorrect buffer size allocation, and unsafe integer size type

Added warning for use of 'z' constants in HDL

Fixed parsing of nested verilog concatenation and replicate

Another 'make vcxsrc'

Some fixed in "make vcxsrc" srcfiles.txt creation

Split MXE "make dist" into MXE "make mxebin" and non-MXE "make vcxsrc"

Added "yosys -qq" to also quiet warning messages

Introducing YS_OVERRIDE, YS_FINAL, YS_ATTRIBUTE, YS_NORETURN

Added log_warning() API

Added automatic "make clean" to abc "hg pull" make rules

Some fixes in presentation

Added missing fixup_ports() calls to "rename" command

Use a cache for log_id() memory management

Now we are in Yoys 0.4+ development

Yosys 0.4

Added "ENABLE_PLUGINS := 0" to verific amd64 build instructions

Various documentation updates

Added "Nx" syntax to "show" command for repeating SigChunks

Added "used" attribute to entries in yosys_cover_list

http://www.reddit.com/r/yosys/comments/2kw479/fyi_clang_350_build_error/cltgwyc
http://llvm.org/bugs/show_bug.cgi?id=19474

Minor corrections in CodingReadme

Improved TopoSort determinism

Fixed generation of temp names in verilog backend

Updated ABC to 5b5af75f1dda

Changelog for Yosys 0.4

Fixed typo in "log_cmd_error_exception"

Made "cover" a compile-time option (disabled by default)

Removed QMAKE variable from Makefile

Added "abc" label in synth script