sv_binutils: hack

sv_binutils: remove unused imports

sv_binutils: generate instruction getters/setters

sv_binutils: perform massive refactoring

selectable_int: deprecate obsolete mappings

sv_binutils: deprecate obsolete fields

caller.py: switch to new fields

pysvp64asm: switch to new fields

power_fields: support traversal

power_insn: simplify fields

selectable_int: support FSI integer conversion

selectable_int: introduce more checks

selectable_int: fix FSI negate method

power_insn: switch to new fields

power_fields: introduce new-style fields classes

power_fields: move BitRange to selectable_int

selectable_int: support FSI.__len__ method

selectable_int: fix check on SI constructor

Specifying the number of bits *is* allowed, it should mean "override
the length". More unit tests need running to confirm.

selectable_int: refactor fields mappings

power_insn: decouple instruction classes

selectable_int: canonicalize indentation

pysvp64dis: provide BC mode sketch

selectable_int: allow further fields slicing

selectable_int: support fields boolean check

selectable_int: allow multi-level fields

pysvp64asm: clean import directives

pysvp64dis: refactor inheritance model

pysvp64dis: introduce disassemble routine

pysvp64dis: consider instruction name

pysvp64dis: consult the instruction database

pysvp64dis: accept SelectableInt as an Instruction

selectable_int: support int casts

power_insn: rename Instruction to Record

power_insn: fix opcode-based lookups

pysvp64dis: introduce Suffix helper class

pysvp64dis: introduce global cached insn database

pysvp64dis: refactor prefix handling

selectable_int: fix multi-dimensional mappings

add some debug logs to SelectableInt to help track down what is going on

whitespace - keep to under 80 chars

pysvp64dis: introduce Prefix and RM classes

selectable_int: refactor mappings

pysvp64dis: dump to output file; use explicit arguments

selectable_int: allow fields-based instantiation

selectable_int: inherit mapping bits

selectable_int: strengthen type checks

pysvp64dis: refactor classes; use fields helpers

pysvp64dis: fix prefix/suffix properties

selectable_int: support fields comparisons

pysvp64asm: uncomment the remapped instructions

add setvl and other sv* management instructions to the list
for which OE is ignored.
https://bugs.libre-soc.org/show_bug.cgi?id=914
really the solution here is to add a new CSV column, OE

add logging into ISACaller.handle_overflow to see what gets set

switch off XER.so reading on "setvl.", it makes no sense
https://bugs.libre-soc.org/show_bug.cgi?id=914

Revert "support assembling svp64 instructions with custom suffixes, like sv.maxu"

This reverts commit 0e80cab3b809d432354ca05464e95dc53db11b64.

"sv.ffmadds." is inserted as a 32-bit operation instead of as a ".long"
"sv.ffmadds" on the other hand is correctly converted to ".long"

add two instructions demoing broken commit  0e80cab3b809d43

fix issue with cpython 3.7

svp64_utf_8_validation.py works!

support assembling svp64 instructions with custom suffixes, like sv.maxu

allow tests to pass None in order to not have to match so, ca, and ov

log memory in a more fancy format, like hexdump -C

stop printing log silence state

initialise overflow to zero in setvl, unconditionally.
add two new CTR-mode/Rc=1 setvl. tests, to confirm that overflow
does/does-not occur correctly when CTR is used as input to set VL

sigh, update setvl tests, to spec, and ISACaller
https://libre-soc.org/openpower/sv/setvl/
see Rc=1 section: it is possible to have Rc=1, RT=0, RA!=0 which
means "set VL but do not set RT" which *still* requires that Rc=1
be updated - not from RT but from VL

add setvl unit tests for overflow condition.
TODO, update spec to match: when VL attempted to be set > MAXVL

put back overflow in setvl, TODO actually set an overflow variable

okaaaay, long story. using GPR(_RT) <- something will *not* get
detected by parser.py as an output register.  therefore, the modified
registers were (SVSTATE, CTR) *not* (RT, SVSTATE, CTR).
this resulted in *SVSTATE* being tested for Rc=1, not RT.
added unit tests to catch "setvl."

Revert "fix setvl. not setting CR0 properly"

This reverts commit f48aefa37b06a398e953ce3bd877d7b2bbfb6213.

the approach of explicitly setting CR0 in pseudocode is not ok.
ISACaller.handle_comparison is the correct place to do it - and
i am not certain that there are special-cases needed (unlike svstep)

code-shuffle on if/elif/nots in sv/trans/svp64.py

working on svp64_utf_8_validation.py -- still broken, though an empty string works now!

add more logging

add original instruction as a comment, improving debuggability

add support for comments in instructions

add some logging

fix setvl. not setting CR0 properly

convert more `print`s to `log`s

include original svp64 instruction in comment on prefix

makes it much nicer when reading instruction traces

log rather than print SKIPPED

make logging more configurable

fix typo

update comments

add qemu-system-ppc to .gitlab-ci.yml

mark all known-broken tests so CI passes

skip gdb tests when gdb isn't found

allow crtl tests to run in parallel

nmigen.info is being cyber-squatted, has to be removed for now

add XFAIL because the file improperly accesses pdecode2.e.imm_data

add more generated output to .gitignore

add missing assemblers to .gitlab-ci.yml

add missing on_SmtExpr methods

fix assembling `sv.add.`

format .../trans/svp64.py

make pytest ignore non-test classes, these're the last pytest collection warnings

convert all test_caller*.py to work with pytest/unittest test discovery

all the removed code had no benefit because each file only tested
one *TestCase* class, the removed code was only useful for
selecting between multiple *TestCase* classes

fix deprecated imports

remove last uses of soc

format test/runner.py

change test cases to use TestRunnerBase in order to not need soc

remove non-orthogonal ldst_shift

fix annoying typo, comment-out asm_process()

duplicate RM CSV entries gone after re-run of sv_analysis.py
due to corrections in CSV files, using patterns instead of repeated binary