Merge remote-tracking branch 'origin/master' into xaig

Use -map instead of -symbols for aiger

ci_bits and co_bits now a list, order is important for ABC

Also cope with duplicated CIs

WIP

Comment out

Add support for synth_xilinx -abc9 and ignore abc9 -dress opt

Cope with an output having same name as an input (i.e. CO)

Merge remote-tracking branch 'origin/master' into xaig

Merge pull request #928 from litghost/add_xc7_sim_models

Add additional cells sim models for core 7-series primitives.

PI before CI

Merge remote-tracking branch 'origin/master' into xc7mux

Remove BUFGCTRL, BUFHCE and LUT6_2 from cells_xtra.

Signed-off-by: Keith Rothman <537074+litghost@users.noreply.github.com>

Merge pull request #933 from dh73/master

Fixing issues in CycloneV cell sim

Merge pull request #932 from YosysHQ/eddie/fixdlatch

Recognise default entry in case even if all cases covered (fix for #931)

Fixing issues in CycloneV cell sim

Fix ordering of when to insert zero index

Merge remote-tracking branch 'origin/pmux2shiftx' into xc7mux

More unused

Merge remote-tracking branch 'origin/pmux2shiftx' into xc7mux

Remove unused

Fixes

WIP

Spelling fixes

Add default entry to testcase

Recognise default entry in case even if all cases covered (#931)

Fix cells_map.v some more

More fine tuning

Fix cells_map.v

Fix typo

Juggle opt calls in synth_xilinx

Merge branch 'xaig' into xc7mux

Add non-input bits driven by unrecognised cells as ci_bits

WIP for cells_map.v -- maybe working?

Try splitting $shiftx with Y_WIDTH > 1 into Y_WIDTH = 1

Fix for when B_SIGNED = 1

Update doc for synth_xilinx

Merge branch 'xaig' into xc7mux

parse_aiger() to rename all $lut cells after "clean"

ff_map.v after abc

Tidy up

Move map_cells to before map_luts

WIP for $shiftx to wide mux

Update LUT delays

synth_* with -retime option now calls abc with -D 1 as well

Revert "abc -dff now implies "-D 0" otherwise retiming doesn't happen"

This reverts commit 19271bd996a79cb4be1db658fcf18227ee0a1dff.

Revert ""&nf -D 0" fails => use "-D 1" instead"

This reverts commit 3c253818cab2013dc4db55732d3e21cfa0dc3f19.

Merge remote-tracking branch 'origin/master' into eddie/fix_retime

Add cells.lut to techlibs/xilinx/

synth_xilinx to call abc with -lut +/xilinx/cells.lut

Add delays to cells.box

Add "-lut <file>" support to abc9

Fix LUT6_2 definition.

Signed-off-by: Keith Rothman <537074+litghost@users.noreply.github.com>

synth_xilinx with abc9 to use -box

Add techlibs/xilinx/cells.box

Add "-box" option to abc9

Add 'setundef -zero' call prior to aigmap in abc9

Comment out

Add support for synth_xilinx -abc9 and ignore abc9 -dress opt

support repeat loops with constant repeat counts outside of constant functions

Add additional cells sim models for core 7-series primatives.

Signed-off-by: Keith Rothman <537074+litghost@users.noreply.github.com>

Fix a few typos

More space fixing

Fix spacing

Merge branch 'master' into xaig

$_XILINX_SHREG_ to preserve src attribute

Update CHANGELOG

Merge branch 'undo_pr895' into xc7srl

Undo #895 by instead setting an attribute

Cope with undoing #895

Merge pull request #919 from YosysHQ/multiport_transp

memory_bram: Fix multiport make_transp

Revert "Remove handling for $pmux, since #895"

This reverts commit aa693d5723ef1438d42cd35a26673703b1eff79f.

memory_bram: Fix multiport make_transp

Signed-off-by: David Shah <dave@ds0.me>

Suppress error from the compiler run during libboost-python* detection

Call shregmap twice -- once for variable, another for fixed

Merge branch 'eddie/fix_retime' into xc7srl

Add retime test

Fix S0 -> S1

Move dffinit til after abc

Merge branch 'eddie/fix_retime' into xc7srl

Move techamp t:$_DFF_?N? to before abc call

Retry

"&nf -D 0" fails => use "-D 1" instead

Resolve @daveshah1 comment, update synth_xilinx help

synth_xilinx to techmap FFs after abc call, otherwise -retime fails

abc -dff now implies "-D 0" otherwise retiming doesn't happen

techmap inside map_cells stage

Add "read_ilang -lib"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Autodetect Python paths and boost python libraries for different distributions

Added missing argument checking to "mutate" command

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge branch 'map_cells_before_map_luts' into xc7srl

Missing techmap entry in help

Use soft-logic, not LUT3 instantiation

Merge branch 'map_cells_before_map_luts' into xc7srl

synth_xilinx to map_cells before map_luts

Cleanup comments

t:$dff* -> t:$dff t:$dffe

Used PyImport_ImportModule instead of PyImport_Import to avoid the explicit conversion to a python string

Removed link to experimental filesystem library

Changed filesystem dependency to boost instead of experimental std library