fix wrong register in docs

256x256-bit mul no longer broken since bug #1161 was fixed

Added english language description and brackets for lmw instruction

Added english language description and brackets for ldbrx instruction

Added english language description and brackets for lwbrx instruction

Added english language description and brackets for lhbrx instruction

add MemMMap tests

skip zero words when iterating words in MemMMap

format src/openpower/decoder/isa/test_mem.py

add basis of Context Manager for capturing which inputs and outputsa
are involved in a carry-roll-over math primitive.
also very useful to generate (automated) unit tests

minor alteration of reporting hash in mini-test of poly1305-donna.py

detect if add arg2 is greater than 7 and ignore it for poly1305 tracking.
this allows narrowing down of some data for test purposes

add an intercept (on all poly1305-donna.py math primitives)
but only do a report on ADD and ADDLO, for now

add link to poly1305-design (really good)

allow intercept on dsrd (rename DSRD) in poly13005-donna.py

provide intercepts of 64/128-bit math primitives that still look
like poly1305-donna-64bit.h

convert all use of "+" to ADD(a,b) in order to prepare to intercept
it and make a note of any "carry-roll-over" in poly1305-donna.py

switch UTF-8 validation tests to use MemMMap so it gets some testing

add MemMMap class

https://bugs.libre-soc.org/show_bug.cgi?id=1173

split out most Mem methods into MemCommon base class

format mem.py

syscalls: fix syscall arguments

syscalls: introduce syscall arguments length

syscalls: fix sys_ni_syscall call

syscalls: fix default table path

make scalar EXTRA2 encoding match between tables and algorithms

corresponding libreriscv.git commit: 7a232bcca2
Fixes: https://bugs.libre-soc.org/show_bug.cgi?id=1161

format code

Revert "fix PowerDecoder2 to properly decode scalar EXTRA2"

Luke wants all changes to EXTRA2/3 decoding to be in one commit, restore to original state

This reverts commit 630dfa6c8b6633d66d1a41368dfad927754846ed.

syscalls: support ppc/ppc64 ecall generators

syscalls: introduce ecall generator

syscalls: canonicalize entries

syscalls: reorder generic entries

syscalls: introduce generation mode

syscalls: support RISC-V architectures

use setuptools-scm from debian instead of pip

syscalls: support generic system calls

syscalls: introduce Syscall class

syscalls: fix ctypes syscall

syscalls: support identifiers iteration

syscalls: support identifiers lookup

syscalls: adjust syscall name

add english language description for lbzupx

Added brackets for lwax instruction

Added brackets for lhzx instruction

Added brackets for lhzx instruction

Added english language description, spaces and brackets for lq instruction

Added english language description, spaces and brackets for ldux instruction

Added english language description, spaces and brackets for ldu instruction

Added english language description, spaces and brackets for ldx instruction

Added english language description, spaces and brackets for ld instruction

Added english language description, spaces and brackets for lwaux instruction

Added english language description, spaces and brackets for lwax instruction

Added english language description, spaces and brackets for lwa instruction

Added english language description, spaces and brackets for lwzux instruction

Added english language description, spaces and brackets for lwzu instruction

Added english language description, spaces and brackets for lwzx instruction

Added brackets for lhaux instruction

Added english language description, spaces and brackets for lwz instruction

Added english language description, spaces and brackets for lhax instruction

Added  brackets for lha instruction

Added english language description, spaces and brackets for lha instruction

Added english language description, spaces and brackets for lhzx instruction

Added english language description, spaces and brackets for lhz instruction

Added english language description, spaces and brackets for lbzx instruction

add lbzup english description based on lbzu

Added english language description, spaces and brackets for lhaux instruction

Added english language description, spaces and brackets for lhau instruction

Added english language description, spaces and brackets for lhzux instruction

Added spaces and brackets for lhzu instruction

indent lbz instruction description

Added spaces and brackets for lbzux instruction

indent text of lbzu description

whitespace additions on lbzu to make more like PDF,
also added brackets around regs

Added english description for lhzu instruction

Added english description for lhzu instruction

Added english description for lbzu instruction

Added english description for lbzux instruction

Added english description to lbz instruction

fix bug I noticed while reading git history

syscalls: refactor calls chain

syscalls: refactor dispatcher call arguments

syscalls: introduce dispatcher class

syscalls: generate proper name

syscalls: refactor module hierarchy

add python-based implementation of dsrd to poly1305-donna.py
and also fix "5" bug. somehow managed to put a const "4" instead of 5

illustrate the intermediary step of converting poly1305-donna.py
to a form that is "reasonably close" to how the SVP64 assembler,
using REMAP Indexed, would work.
https://bugs.libre-soc.org/show_bug.cgi?id=1157#c3 for details

Revert "syscalls: commit a couple of autogenerated tables"

This reverts commit 48ec1783c5f7cc64629fba65575db2d3881e8026.

syscalls: commit a couple of autogenerated tables

syscalls/lscmg: introduce Linux syscalls mapping generator

first revision port of https://github.com/floodyberry/poly1305-donna

to python3

make the poly1305 quick example identical to the poly1305-donna one

add a quick usage demo to poly1305.py, to serve later as a check

add implementation of poly1305 pure python
by Hubert Kario, LGPLv2.1 licensed

add code-comments to chacha20 svp64 unit test

remove OpenSSL dependency, use own SHA512 hash

add links copyright and funding notice to svp64 chacha20 test

fix PowerDecoder2 to properly decode scalar EXTRA2

https://bugs.libre-soc.org/show_bug.cgi?id=1161

add tests for checking if the simulator and assembler agree on SVP64 encodings

change registers used to avoid r13-31 which are reserved/nonvolatile

broken -- blocked on https://bugs.libre-soc.org/show_bug.cgi?id=1161

pass in stack pointer