i965: fix an overlooked merge conflict

r600: check if textures are actually enabled before submission

noticed by taiu on IRC.

Merge branch 'mesa_7_6_branch'

mesa: regenerate get.c form get_gen.py

mesa: move call to init_c_cliptest() from enable.c to tnl module.

Fixed gallium build breakage.

Merge branch 'mesa_7_5_branch' into mesa_7_6_branch

Conflicts:

Makefile
configs/default
progs/glsl/Makefile
src/gallium/auxiliary/util/u_simple_shaders.c
src/gallium/state_trackers/glx/xlib/xm_api.c
src/mesa/drivers/dri/i965/brw_draw_upload.c
src/mesa/drivers/dri/i965/brw_vs_emit.c
src/mesa/drivers/dri/intel/intel_context.h
src/mesa/drivers/dri/intel/intel_pixel.c
src/mesa/drivers/dri/intel/intel_pixel_read.c
src/mesa/main/texenvprogram.c
src/mesa/main/version.h

gallium: Added HaikuOS platform

mesa: disable GL_LUMINANCE case in _mesa_meta_draw_pixels()

Works around a bug found on i965.  See bug 23670.

scons: Set default_dri to no for Mac OS.

Mac OS does not have libdrm.

r600: fix ftp for dri1

We use t->bo for dri1 since r600 uses CS for dri1.

intel: add B43 chipset support

Signed-off-by: Zhenyu Wang <zhenyuw@linux.intel.com>

r600: don't setup hardware state if TFP

if we have a BO here it means TFP and we should have set it
up already.

tested by b0le on #radeon

progs/tests: added Z invert option

mesa: bump version to 7.7

gallium: added r8g8b8_get/put_tile_rgba()

progs/demos: added RGB invert option

mesa: fix viewport_z_clip breakage

i915g: Add buffer write callback

i915g: Reorg vbuf code a bit

i915g: pwrite batchbuffer instead of map

i915g: Keep vertex buffers in a fifo

util: Add super simple fifo

i915g: Map vertex buffers via gtt

i915g: Remove lib prefix from driver

docs: Add basic 7.7 relnotes.

intel: Add support for ARB_draw_elements_base_vertex.

On the 965, we just drop the value into the primitive packet.  On non-945,
we rely on the sw tnl code handling it.

mesa: Add support for ARB_draw_elements_base_vertex.

glapi: Add ARB_draw_elements_base_vertex

mesa: Expose NV_depth_clamp if ARB_depth_clamp is supported.

The wording of these two is exactly the same, except for the issue
"Can fragments with wc<=0 be generated when this extension is supported?",
which idr thinks is a non-issue for us.

i965: Add support for ARB_depth_clamp.

Regenerate files for GL_ARB_depth_clamp.

mesa: Add support for ARB_depth_clamp.

This currently doesn't include fixing up the cliptests in the assembly
paths to support ARB_depth_clamp, so enabling depth_clamp forces the C path.

i965: Respect spec requirement for pixel shader computed depth with no zbuffer.

i965: Set NULL WM surfaces as tiled according to requirement by specs.

i965: Use the renderbuffer surface size instead of region size for WM surfaces.

For drawing to lower mipmap levels, the region size makes the renderbuffer
be the size of the lowest level, instead of the current level.  On DRI1,
Brian previously found that the RB size was incorrect, so leave this broken
there.

Revert "intel: helper to debug bufmgr (disabled)"

This reverts commit e0ec405a9fa6fbc1cf2ac531ed5efd1a64e01f18.

This is already available in INTEL_DEBUG=bufmgr in the environment.

mesa: bump version to 7.5.2

I'm not 100% sure there'll be a 7.5.2 release, but just in case.

i965: #include clean-ups

intel: #include clean-ups

i965: use _mesa_is_bufferobj()

Also, remove unneeded call to _mesa_validate_pbo_access().  It's done by
core Mesa as the comment suggested.

i965: use _mesa_is_bufferobj()

i965: use _mesa_is_bufferobj()

i965: use _mesa_is_bufferobj()

r600: fix dri2 clipping

i965: fix incorrect test for vertex position attribute

st/xorg: Add support for EXA_MIXED_PIXMAPS and EXA_SUPPORTS_PREPARE_AUX.

Also make sure not to leak malloced memory when switching pixmaps to texture
based.

egl: also use X types for building on Apple/MacOS X

See bug 20413.

scons: Add Mac OS to target platform list.

gdi: Fix prototype of gdi_softpipe_surface_buffer_create().

scons: Don't set LLVM_VERSION if one of the llvm-config calls fails.

Ubuntu 8.10 has llvm-config version 2.2, which doesn't have
nativecodegen. This triggers an exception.

llvmpipe: Silent debug statement.

llvmpipe: Better abs for floating points.

llvmpipe: Code generate the texture sampling inside the shader.

Finally a substantial performance improvement: framerates of apps using
texturing tripled, and furthermore, enabling/disabling texturing only
affects around 15% of the framerate, which means the bottleneck is now
somewhere else.

Generated texture sampling code is not complete though -- we always
sample from the base level -- so final figures will be different.

llvmpipe: Texture sampling code generation primitives.

Only supports single level 2d textures, with neareast and bilinear
filtering for now.

llvmpipe: Convenience function to obtain the integer type with same bitdepth of an arbitrary type.

llvmpipe: Utility functions for linear and bilinear interpolation.

llvmpipe: Correct implementation of floor.

llvmpipe: Utility function to get the pointer to a structure member.

llvmpipe: SoA pixel unpacking specialization.

util: Utility function to check if a number is a power of two.

llvmpipe: Further abstract the texture sampling generation from TGSI translation.

mesa: Include <unistd.h> only when one is available.

mesa: Fix calling conventions of sync object api callbacks.

prog/glsl: fix Makefile for samplers_array.

The rule added in 488b3c4d1bc3d830477180759a42dbaf8f5801b0 does not use the
right INCDIR, breaking the build when GL isn't installed in the default include
paths.

7.5 branch only fix, already fixed in master by rewriting the Makefile
(ceb9459ed5e63207defa5d715958c2757933272f)

Signed-off-by: Peter Hutterer <peter.hutterer@who-t.net>

r300g: Fix some issues pointed out by compiler warnings.

r300g: Handle PIPE_BUFFER_USAGE_DONTBLOCK as intended.

Return NULL if the BO is busy, otherwise just map it.

mesa: initial version of _mesa_meta_generate_mipmap()

Incomplete and totally untested.  Based on intel_generate_mipmap().

xlib: test _mesa_meta_bitmap()

mesa: use separate temp texture for bitmaps

mesa: temp_texture changes

mesa: free meta bitmap buffers

mesa: use _mesa_set_enable()

mesa: _mesa_meta_bitmap() function

xlib: move misplaced brace

r300g: Fix a number of warnings

Seriously guys....

r300g: Debug flags infrastructure

So that debugging is no longer a full-spam-or-nothing approach, you are now
supposed to set the RADEON_DEBUG environment flag just like for classic Mesa.

The available debug flags are different, however. Just running an OpenGL
application with RADEON_DEBUG set to an arbitrary string will print out
helpful information.

Everything must be compiled with -DDEBUG for any of this to work

r300g: update the value of register VAP_VF_MAX_VTX_INDX
       according to actual vertex index count.

r300g: update rs_block state after changing rasterizer

r300g: need to validate scissor and viewport state if bind new rasterizer

r600: add support for EXT_texture_sRGB

r300: Add support for GL_EXT_provoking_vertex

r600: Add support for GL_EXT_provoking_vertex

i965: Fix warnings in intel_pixel_read.c.
(cherry picked from commit c80ce5ac90b1e0ac7a72cd41c314aa2000bfecf5)

intel: Also get the DRI2 front buffer when doing front buffer reading.
(cherry picked from commit df70d3049a396af3601d2a1747770635a74120bb)

intel: Update Mesa state before span setup in glReadPixels.

We could have mapped the wrong set of draw buffers.  Noticed while looking
into a DRI2 glean ReadPixels issue.
(cherry picked from commit afc981ee46791838f3cb83e11eb33938aa3efc83)

intel: Move intel_pixel_read.c to shared for use with i965.
(cherry picked from commit dcfe0d66bfff9a55741aee298b7ffb051a48f0d3)

i965: Don't set the complete field when there is more VUE yet to come.

This should help with things like lightsmark, but I don't have a testcase
for this commit.

i965: Add support for 2 threads in the GS.

This brings noop vertex shader throughput from 6.8M verts/sec to 10.4M
verts/sec using GL_QUADs on my GM45.

i965: Add support for KIL_NV in brw_wm_emit.c

I ran into this lack of support when writing a shader that always discarded
the fragments.

i965: Add missing state dependency of sf_unit on _NEW_BUFFERS.
(cherry picked from commit 99174e7630676307f618c252755a20ba61ad9158)

intel: Align cubemap texture height to its padding requirements.
(cherry picked from commit a70e1315846cd5e8d6f2b622821ff8262fe7179d)
(cherry picked from commit 29e51c3872531366570d032147abad50f8a3c1af)

intel: Align untiled region height to 2 according to 965 docs.

This may or may not be required pre-965, but it doesn't seem unlikely, and
I'd rather be safe.
(cherry picked from commit b053474378633249be0e9f24010650ffb816229a)

i965: Fix source depth reg setting for FSes reading and writing to depth.

For some IZ setups, we'd forget to account for the source depth register
being present, so we'd both read the wrong reg, and write output depth to
the wrong reg.

Bug #22603.
(cherry picked from commit f44916414ecd2b888c8a680d56b7467ccdff6886)

i965: Respect CondSwizzle in OPCODE_IF.

Fixes piglit glsl-vs-if-bool and progs/glsl/twoside, and will likely be
useful for the looping code.

Bug #18992
(cherry picked from commit 78c022acd0b37bf8b32f04313d76255255e769c1)
(cherry picked from commit 63d7a2f53fb38e170f4e55f2b599e918edf2c512)

i965: asst clean-ups, etc in brw_vs_emit()
(cherry picked from commit fd7d764514c540987549c3ea88a2d669b0f0ea58)

i965: Emit conditional code updates as required for GLSL VS if statements.

Previously, we'd be branching based on whatever condition code happened to be
laying around.
(cherry picked from commit 7007f8b352763af89805f287153cb7972bff0523)

i965: Spell "conditional" correctly.

i965: Fix RECT shadow sampling by not losing the other texcoords.

Bug #20821
(cherry picked from commit 191e028de20b2f954621b652aa77b06d0e93652a)

i965: Assert that the offset in the VBO is below the VBO size.

This avoids sending a bad buffer address to the GPU due to programmer error,
and is permitted by the ARB_vbo spec.  Note that we still have the opportunity
to dereference past the end of the GPU, because we aren't clipping to a
correct _MaxElement, but that appears to be harder than it should be.  This
gets us the 90% solution.

Bug #19911.
(cherry picked from commit d7430d942f6c7950a92367aeb13b80cf76ccad78)

i965: Even if no VS inputs are set, still load some amount of URB as required.

See comment on Vertex URB Entry Read Length for VS_STATE.

This, combined with the previous three commits, fixes #22945.
(cherry picked from commit e340d4f9866db4bae391288e83a630a310b0dd2b)