r300: hw can handle per component negations in vertex shaders

Reported-by: Nicolai Haehnle <nhaehnle@gmail.com>

r300: fix WPOS for SWTCL

r300: removed unnecessary params

We don't have check which attributes are used by fragment program - it's already done by NQSSADCE.

r300: use NQSSADCE for vertex programs

r300: operate on copy of a program when pairing instructions

We need to keep unpaired program for vertex program NQSSADCE.

r300: handle relative addressing in NQSSADCE

r300: handle ARB_vertex_program specific instructions in NQSSADCE

r300: move depth output rewrite out of NQSSADCE

r300: rewrite FOGC and HPOS attribs handling

Rewrite vertex and fragment programs so that we don't have to do any hacks on lower level.

r300: bind vertex program to fragment program

r300: recalculate used inputs and outputs after dead code removal

r300: move fragment program selection before vertex program selection

Prepare for wpos and fogc handling rewrite.

r300: implement proper IsProgramNative check for vertex programs

r300: don't modify original vertex program

Keep the original vertex program untouched because it may be needed after some state change for generating new r300 specific vertex program.

r300: cache translated fragment programs

r300: update state parameters only once per rendering operation

r300: translate non native insts earlier for easier debugging

r300: print vertex program after adding artificial output insts

r300: use mesa provided function for adding MVP code

r300: simplify insert_wpos a little

Merge branch 'mesa_7_5_branch'

radeon: port more front fixes from intel.

Port fixes to read buffer from front.

radeon/r200: fix color masking under dri2

Need to retrieve the bits from the rrb not from screen struct

radeon: Use Stencil.Enabled instead of Stencil._Enabled in DrawBuffers.

The _Enabled field isn't updated at the point that DrawBuffers is called,
and the Driver.Enable() function does the testing for stencil buffer
presence anyway.

radeon/fbo: stencil bits fix from Michel in intel fbo code

r128: fix two-sided lighting segfault seen in GLUT's olight demo

intel: Bump driver data, add RC3 tag

i965: add support for new chipsets

1. new PCI ids
2. fix some 3D commands on new chipset
3. fix send instruction on new chipset
4. new VUE vertex header
5. ff_sync message (added by Zou Nan Hai <nanhai.zou@intel.com>)
6. the offset in JMPI is in unit of 64bits on new chipset
7. new cube map layout

r300: move fallback warnings inside fallback debugging

random output is bad

r300: fix clear mask to not use sw if not necessary

radeon: Fix crash when rendering to incomplete texture and other formats

It is possible to bind texture images of an incomplete mipmapped texture.
Software fallbacks in this case incorrectly tried to mmap the entire texture.

Additionally, add span functions for 1555 and 4444 formats.

This fixes crashes in piglit's fbo-readpixels test; unfortunately, the test
itself still fails - this needs to be investigated.

Signed-off-by: Nicolai Hähnle <nhaehnle@gmail.com>

radeon: update clear code from Intel codebase.

This updates some of the clear code from Intel gives a 5x clearspd perf
for me here. played openarena also, not sure if the viewport changes
broke anything,

radeon: fbo fix firecube crashes

it might still be misrendering not sure

radeon: Fix scissor rectangle calculation when rendering to FBO.

fgl_glxgears -fbo runs, though the gears don't look right yet.

gallium: compare the actual register, not all the inputs

otherwise we decrement indexes for all registers

tgsi: update some assertions

tgsi: tgsi: add semantic_names[] string for TGSI_SEMANTIC_FACE

Same story as in the tgsi_dump.c code (see prev commit).

tgsi: add semantic_names[] string for TGSI_SEMANTIC_FACE

Fixes TGSI dump output when front/back-face register is declared.

Also, add some assertions to make sure the semantic/interpolate string
arrays have as many elements as there are tokens in the p_shader_tokens.h
file.  That should catch problems like this in the future.

st/mesa: implement indirect addressing for destination registers

tgis: implement indirect addressing for destination registers

Includes the TGSI interpreter, but not the SSE/PPC/etc code generators.

vbo: fix vbo/dlist memory leak

Based on a patch by kristof.ralovich@gmail.com

demos: set 4th component of texcoord to 1.0

Avoid potential randomness in resulting texcoords.

radeon: enable GL_NV_texture_rectangle under dri2.

radeon: set texture in state properly.

make sure to turn off when no texture is used in hw

radeon: make swtcl emit size bigger

Remove stale reference to non-Gallium nouveau driver from configure.ac.

mesa: From float type modifier from values to large for singles

The values 2147483648.0 and 4294967294.0 are too larget to be stored in single
precision floats.  Forcing these to be singles causes bits to be lost, which
results in errors in some pixel transfer tests.

This fixes bug #22344.
(cherry picked from commit 70e72070fce6aa1e0918dcc62c1949465cee69f7)

Merge branch 'mesa_7_5_branch'

docs: document gl_TextureMatrix[i][j] array indexing bug fix

glsl: do const parameter optimization for array element actual parameters

When a function parameter is const-qualified we can avoid making a copy
of the actual parameter (we basically do a search/replace when inlining).
This is now done for array element params too, resulting in better code
(fewer MOV instructions).

We should allow some other types of function arguments here but let's be
conservative for the moment.

glsl: fix incorrect indexing for gl_TextureMatrix[i][j]

The two indexes were mixed up when accessing a row of a matrix in an array
of matrices.

docs: document glMaterial/glShadeModel display list optimization

mesa: only use fallback texture when using shaders, not fixed-function (take two)

The semantics are a little different for shaders vs. fixed-function when
trying to use an incomplete texture.  The fallback texture returning
(0,0,0,1) should only be used with shaders.  For fixed function, the texture
unit is truly disabled/ignored.

Fixes glean fbo test regression.
(cherry picked from commit 01e16befd4809e3e93ee7855a4a5d7df9fe010d9)
(cherry picked from commit 51325f44d1e7e62b47795a79f8038d10dc5bc30b)
[anholt: squashed these two together from master, skipping the mess in between]

gallium: fixup register indexes for fog/frontface/point coord

gallium: Fixes for clobbering stencil values in combined depth/stencil textures.

Also fix one case where a 32 bit depth value was incorrectly converted to a
combined depth/stencil value.

GLX/DRI1: Mark GLX visuals with depth != screen depth non-conformant.

Such visuals are subject to automatic compositing in the X server, so DRI1
can't render to them properly.

gallium: Only set FRONT_STATUS_COPY_OF_BACK if there is a back buffer.

Fixes potential crash when SwapBuffers is called but there's no back buffer.

gallium: more fog extraction fixes

fix the cases when fog coord/front face/point coord are used in the same
shader.

demos: Fix vsync checking in glxgears

Of course glXGetVideoSyncSGI doesn't return the swap interval.  The feature
only exists in the Mesa extension... which is the whole reason I created the
Mesa extension!  Note that the Mesa extension allows drivers to default to a
swap interval of 0.  If the Mesa extension exists, use its value.  Only
consider the SGI extension when the Mesa extension is not available.

Fixes bug #22604.

wgl: Make the stw_framebuffer destructions threadsafe.

Ensure no other thread is accessing a framebuffer when it is being destroyed by
acquiring both the global and per-framebuffer mutexes. Normal access only
needs the global lock to walk the linked list and acquire the per-framebuffer
mutex.

wgl: Check for multiple threads before GET_CURRENT_CONTEXT.

Fixes wglthreads -- the 2nd thread MakeCurrent call was trying to flush
the first thread context while still in use.

wgl: Listen to WM_WINDOWPOSCHANGED instead of WM_SIZE messages.

According to
http://blogs.msdn.com/oldnewthing/archive/2008/01/15/7113860.aspx
WM_SIZE is generated from WM_WINDOWPOSCHANGED by DefWindowProc so it
can be masked out by the application.

Also there were some weird bogus WM_SIZE 0x0 messages when starting
sharedtex_mt which we don't get like this.

Merge branch 'mesa_7_5_branch'

demos: indentation fix

demos: use glEnable/DisableClientState() for vertex arrays

glx: death to RCS tag

r300g: Remove VAP_CNTL_STATUS from invariant state.

Seriously.

r300g: Disable MSPOS registers for glisse's CS security checker.

These will come back in someday, when we can properly use them.

r300-gallium: Unify sampler and texture emit.

They have to cross into each other's registers.

r300-gallium: Mipmap setup.
(cherry picked from commit 88c01a15da5639dd68a6a0133724994cb66f1316)

r300g: Add endian fix to vertex fetcher setup.

As reported and initially tested by MrCooper.

gallium: Add endian detection to p_config.

r300: fix regression introduced by ca13937ef97c7779f639dcfc95b3798a11de01bd

Stride == 0 means that we value for first vertex should be copied to every other vertices (e.g. constant color).

This fixes glean/vertProg1 and sauerbraten with enabled shaders.

radeon: fix copy and paste typo

mesa/vbo: always recalculate min_index and max_index when splitting vertices

progs/tests: Use compressed texture in mipmap_comp_tests

intel: Fix flipped Y for glDrawPixels(GL_STENCIL_INDEX) to window system.

Even after fixing bugs in this code, it doesn't make me feel any cleaner.
Fixes piglit stencil-drawpixels.

intel: Fall back on glCopyPixels(GL_DEPTH) or GL_STENCIL.

i965: Remove BRW_NEW_INPUT_VARYING

This state flag has been unused since the ffvertex_prog move to core.

Cap array elements at 0 when passed an invalid pointer for an array object.

Otherwise, a pointer greater than the size would underflow and give a large
maximum element.

Reviewed-by: Brian Paul <brianp@vmware.com> (previous version)

i965: fix fetching constants from constant buffer in glsl path

the driver used to overwrite grf0 then use implicit move by send instruction
to move contents of grf0 to mrf1. However, we must not overwrite grf0 since
it's still used later for fb write.
Instead, do the move directly do mrf1 (we could use implicit move from another
grf reg to mrf1 but since we need a mov to encode the data anyway it doesn't
seem to make sense).
I think the dp_READ/WRITE_16 functions may suffer from the same issue.
While here also remove unnecessary msg_reg_nr parameter from the dataport
functions since always message register 1 is used.

i965: Remove bad constant buffer constant-reg-already-loaded optimization.

Thanks to branching, the state of c->current_const[i].index at the point
of emitting constant loads for this instruction may not match the actual
constant currently loaded in the reg at runtime.  Fixes a regression in my
GLSL program for idr's class since b58b3a786aa38dcc9d72144c2cc691151e46e3d5.

Merge branch 'mesa_7_5_branch'

progs/tests: Tests more views in mipmap_comp_tests

Merge commit 'origin/openvg-1.0'

gallium: rearrange some members to avoid memory holes/padding

plus it saves us a cacheline in the cso

pipebuffer: handle possible null pointer dereference

reported by clang static analyzer

cso: possible null pointer dereference

reported by clang static analyzer

util: fix possible null pointer usage

found by the clang static analyzer

exa: some infrastucture work for accelerating composite

radeon: ensure cmdbuf space for state + AOS is available

The problem is if we find out later we don't have any cmdbuf space but
we've already written the arrays to the DMA buffer object, we end up
emitting the current cmdbuf which has references to the current DMA object
we then send that to the hw and we can't reference the arrays we just emitted
to the old DMA buffer. things go bad, crash boom.

This can probably be tuned further + swtcl probably needs some fixes

r200: fix makefile

radeon: fixup FBO depth 24 allocations to avoid assert

radeon/r200/r300: port to new space checking code in libdrm

This moves a big chunk of the space checking code into libdrm so
it can be shared by the DDX.

radeon-gallium: Compile warning fix.

Fixes flush during validation, in case a buffer is double-validated.

radeon-gallium: Use FLINK to do proper global buffers.

radeon-gallium: Wait for BOs before mapping them.

r300: fix vertex limits

- don't limit vertex count if we are using indices
- max indices count is 65535 not 65536
- remove some comments that don't apply anymore
- remove unreachable code

Merge branch 'mesa_7_5_branch'

Conflicts:
src/mesa/main/dlist.c
src/mesa/vbo/vbo_save_api.c

intel: Also update stencil bits in intel_update_wrapper().

Fixes assertion failure when binding depth/stencil texture to FBO stencil
attachment.