Add "ltp" command

Fix SMT2 handling of initstate in sub-modules

Fix memory corruption bug in opt_rmdff

Fix typo in opt_clean log message

Improve smtio performance by using reader thread, not writer thread

Use separate writer thread for talking to SMT solver to avoid read/write deadlock

Improve p_* functions in smtio.py

Disable OSX in .travis.yml

Add ENABLE_DEBUG config flag

Update ABC to hg rev f6838749f234

Remove vhdl2verilog

Capsulate smt-solver read/write in separate functions

Fix a bug in yosys-smtbmc in ROM handling

Remove PSL example from tests/sva/

Remove all PSL support code from verific.cc

Merge pull request #437 from mithro/master

Adding COPYING file with license information.

Adding COPYING file with license information.

This allows GitHub and other tools to detect the license info. Providing
a COPYING for LICENSE file is also pretty standard.

Revert 90be0d8 as it causes endless loops for some designs

Add "verific -vlog-libdir"

Add "verific -vlog-incdir" and "verific -vlog-define"

Update Verific README

Merge pull request #434 from Kmanfi/vector_fix

Fix input vector for reduce cells.

Fix input vector for reduce cells.

Add Verific fairness/liveness support

Update ABC to hg rev 6283c5d99b06

Merge branch 'master' of github.com:cliffordwolf/yosys

Start work on pre-processor for Verific SVA properties

Rewrite ABC output to include proper net names in timing report

Add timing constraints to osu035 example

Remove some dead code

Allow $past, $stable, $rose, $fell in $global_clock blocks

Add $shiftx support to verilog front-end

Update ABC to hg rev 0fc1803a77c0

Clean whitespace and permissions in techlibs/intel

Improve handling of Verific errors

Improve Verific error handling, check VHDL static asserts

Add blackbox command

Fix nasty bug in Verific bindings

Merge branch 'pr_ast_const_funcs' of https://github.com/udif/yosys

Merge branch 'fix_shift_reduce_conflict' of https://github.com/udif/yosys

Merge branch 'dh73-master'

Rename "write_verilog -nobasenradix" to "write_verilog -decimal"

Tested and working altsyncarm without init files

Fixed wrong declaration in Verilog backend

Adding Cyclone IV (E, GX), Arria 10, Cyclone V and LPM functions (ALTPLL and M9K); M9K is not finished yet. Achronix Speedster also in this commit. Both Arria10 and Speedster-i are still experimental due complexity, but you can experiment around those devices right now

Turned a few member functions into const, esp. dumpAst(), dumpVlog().

Resolved classical Bison IF/THEN/ELSE shift/reduce conflict using the textbook solution
(Oreilly 'Flex & Bison' page 189)

Add first draft of eASIC back-end

Fix synth_ice40 doc regarding -top default

Allow $size and $bits in verilog mode, actually check test case

Merge pull request #425 from udif/udif_dollar_bits

Add $bits() and $size()

Merge pull request #421 from stephengroat/osx-travis

Add osx tests using brew bundle

delete bad backslash

forgot to install bundles

Add osx tests using brew bundle

Increase maximum LUT size in blifparse to 12 bits

$size() now works correctly for all cases!
It seems the issues was that AST_MULTIRANGE is converted into a multirange_dimensions[] array on the AST_MEMORY node directly.

$size() seems to work now with or without the optional parameter.
Multidimensional arrays still don't work. I suspect the problem is that the array is flattened into a 1D array before $size() is evaluated.

Parse reals as string in JSON front-end

Merge branch 'vlogpp-inc-fixes'

Minor coding style fix

Merge branch 'master' of https://github.com/combinatorylogic/yosys into combinatorylogic-master

enable $bits() and $size() functions only when the SystemVerilog flag is enabled for read_verilog

Added $bits() for memories as well.

$size() now works with memories as well!

Add $size() function. At the moment it works only on expressions, not on memories.

Fix ignoring of simulation timings so that invalid module parameters cause syntax errors

Adding support for string macros and macros with arguments after include

Merge pull request #413 from azonenberg/extract-reduce-tweaks

Added support for off-chain loads in extract_reduce

Added missing "break"

Implemented off-chain support for extract_reduce

extract_reduce now only removes the head of the chain, relying on "clean" to delete upstream cells. Added "-allow-off-chain" flag, but it's currently ignored.

Merge branch 'master' of github.com:cliffordwolf/yosys

Update ABC to hg rev cd6984ee82d4

Merge pull request #412 from azonenberg/reduce-fixes

extract_reduce: Fix segfault on "undriven" inputs

extract_reduce: Fix segfault on "undriven" inputs

This is easily triggered when un-techmapping if the technology-specific
cell library isn't loaded. Outputs of technology-specific cells will be
seen as inputs, and nets using those outputs will be seen as undriven.
Just ignore these cells because they can't be part of a reduce chain
anyways.

Merge pull request #411 from azonenberg/counter-extraction-fixes

Various improvements and bug fixes to extract_counter

Merge pull request #410 from azonenberg/opt_demorgan

Added "opt_demorgan" pass (fixes #408)

Minor changes to opt_demorgan requested during code review

Fixed bug where counter extraction on non-GreenPAK devices incorrectly handled parallel counter output

Added support for inferring counters with reset to full scale instead of zero

Added RESET_TO_MAX parameter to $__COUNT_ cell. Cannot yet be extracted.

Added support for inferring counters with active-low reset

Initial support for extraction of counters with clock enable

Fixed typo in comment. Fixed bug where extract_counter would create up counters when it meant to create down counters.

Initial version of opt_demorgan is functioning for AND/OR gates. Not the prettiest results for bus inputs, but this can be improved

Add src attribute to extra cells generated by proc_dlatch

Add src arguments to all cell creator helper functions

Further improve extract_fa (but still buggy)

Merge pull request #406 from azonenberg/coolrunner-techmap

Coolrunner techmapping improvements

Merge pull request #405 from azonenberg/gpak-refactoring

Gpak refactoring

coolrunner2: Finish fixing special-use p-terms

coolrunner2: Generate a feed-through AND term when necessary

coolrunner2: Initial fixes for special p-terms

Certain signals can only be controlled by a product term and not a
sum-of-products. Do the initial work for fixing this.

coolrunner2: Fix mapping of flip-flops

coolrunner2: Combine some for loops together

Fixed typo in error message

Added blackbox $__COUNT_ cell model

Refactoring: moved modules still in cells_sim to cells_sim_wip

Merge branch 'master' of github.com:cliffordwolf/yosys