st/xorg: cleanup and adjust to the changes in the ureg code

st/xorg: adjust enums in preperation for gradients

mesa: change ctx->Driver.BufferData() to return GLboolean for success/failure

Return GL_FALSE if we failed to allocate the buffer.  Then raise
GL_OUT_OF_MEMORY in core Mesa.

aux/tgsi: pull back ureg work from 0.1 branch

Manual merge of ureg changes on the branch.  Too much unrelated stuff
for a proper merge.

nv50: move centroid, flat bits when making interp long

Before this, just the perspective divide bit was moved in
convert_to_long of the load interpolant instruction.

nv50: fix vbo_static_attrib method size error

The VTX_ATTR_3/2/1F methods also had size 4 ...
a stupid copy/paste error.

nv50: fix draw_elements_inline_u08/16

We've been emitting the same two indices over and over
without incrementing map.

r300g: specify point/line/triangle have stuffed texture coord

r600: visual depth has no meaning here.

fbos get angry when this happens.

r600: make sure the active shader bo is re-added to persistent list.

radeon: pass internal format into the miptree.

We need to figure out if the compression format changes.

without this texcmp segfaults if you change format
enough times.

radeon/dri2: add gl20 bits for r300/r600 just like dri1 does

tests/texcmp: glewInit in wrong place

st/xorg: fix warnings

st/xorg: handle xrender repeat modes

st/xorg: flip the coordinate system

st/xorg: handle solid fills in the fragment shader

Revert "i965: Use VBOs in the VBO module on 965, now that we have ARB_map_buffer_range."

This reverts commit 00413d87426f14df47d90ba3c995e1889e9f88ca.  Even with
fixes, using ARB_map_buffer_range in the VBO module isn't showing up as a
significant win, and some cases apparently regressed.

Bug #23624.

intel: Add support for FlushMappedBufferRange for ARB_map_buffer_range.

This should help for the usage by the VBO module, where we would upload
the whole remaining chunk of the buffer for a series of range maps that should
cover just a segment of it.

intel: Sync a synchronized READ_BIT map buffer range with GL drawing to it.

It's probably uncommon, but would obviously have gone wrong.

intel: Move MapBufferRange mesa state setting up to cover the 915 case.

st/xorg: Guard against realy old versions of Xorg

Revert "mesa: fix the non-GNU C bit-field case"

This reverts commit 4b08e7498230eac30eea1721f33994b30999acd4.

Don't know what I was thinking there.

mesa: fix the non-GNU C bit-field case

mesa: silence gcc bit-field warning

mesa: replace 8 with NUM_UNITS

mesa: remove accidentally committed printf

mesa: added #ifdef __GNUC__ around GLubyte bitfield usage

It would be nice if there were a #pragma or something to disable the warnings:

main/texenvprogram.c:87: warning: type of bit-field ‘Source’ is a GCC extension
main/texenvprogram.c:88: warning: type of bit-field ‘Operand’ is a GCC extension

but there doesn't appear to be a way to do that.

mesa: Compact state key for TexEnv program cache

By rearranging the bitfields within the key we can reduce the size
of the key from 644 to 196 bytes, reducing the cost of both the
hashing and equality tests.

st/xorg: Remove code no longer support by xserver Git 

Shouldn't be necessary with older versions either.

st/xorg: Add support for xserver Git master DRI2 interface.

Reorganize to handle both interfaces with common code.

st/dri: Slight consolidation of DRI2 buffer handling.

Always use / assume a combined depth/stencil buffer.

Also update drawable formats from surfaces returned by the driver.

st/xorg: Add EXA UploadToScreen and DownloadFromScreen hooks.

i965: CS FENCE in URB_FENCE is 11-bits wide

i965: validate sf state

mesa: Make MultiDrawElements submit multiple primitives at once.

Previously, MultiDrawElements just called DrawElements a bunch of times.
By sending several primitives down the pipeline at once, we avoid a bunch
of validation.  On my GL demo, this improves fps by 2.5% (+/- .41%) and
reduces CPU usage by 70.5% (+/- 2.9%) (n=3).

Reviewed by: Ian Romanick <ian.d.romanick@intel.com>

nv50: SWZ is the same as MOV from our perspective

mesa: skip bitmap drawing code if width==0 or height==0

intel: use _mesa_expand_bitmap() to skip an intermediate buffer

st/mesa: use new _mesa_expand_bitmap() function

mesa: new _mesa_expand_bitmap() function

mesa: remove redundant assignments

mesa: more clean-ups

mesa: change conditional to match the previous one

mesa: updated #includes

mesa: remove unused texenv_fragment_program::ctx field

mesa: remove unused ureg::abs field

mesa: remove unused ureg:negateabs field

mesa: more comments, clean-ups

mesa: simplify translate_tex_src_bit()

mesa: minor code clean-ups, comments

mesa: replace 8 with MAX_TEXTURE_UNITS

dri: remove unused meta_clear_tris()

intel: use BUFFER_BITS_COLOR

intel: fix incorrect parameter type for intel_bufferobj_map_range()

radeon: trim down #includes

radeon: use _mesa_meta_clear()

mesa: obey stencil write mask in _mesa_meta_draw_pixels()

intel: set Length/Offset fields in intel_bufferobj_map()

intel: use _mesa_meta_copy_pixels() when do_blit_copypixels() fails

Also, trim down #includes.

intel: trim down #includes

intel: use _mesa_meta_draw_pixels()

The textured quad path is slightly faster and will work with POT textures
on i945.

intel: trim down #includes

intel: use _mesa_meta_clear(), it's a bit faster

radeon: Fix OQ to set ful lstate as dirty too.

radeon: Fix debug output to filter out less critical messages instead of more critical.

st/xorg: getting indexes right tends to be helpful

st/xorg: redo the vertex shader

st/xorg: setup solid fills

st/xorg: fold back the helper function into core

st/xorg: start rendering and compositing pictures

ARB prog parser: Fix handling of stateOptModMatNum

The optional array index should clearly be enclosed in square
brackets.  This helps the oglconform test vp_binding.c get a bit
farther, but it still fails.

tgsi: remove redundant CND0 opcode

Can be implemented with CMP src2, src1, src0

scons: Tool for LLVM. Gracefully disable llvmpipe if LLVM not found.

trace: Don't set surface_[fill|copy] if not set on pipe

r300g: Fix clear issue on r300

radeon: fix r100/r200 polygon stipple under kms

There really need to use state emits under kms, otherwise
we end up with some dwords in the command buffer before we've
ever emitted any useful state.

Signed-off-by: Dave Airlie <airlied@redhat.com>

r100: fixup cubemap domains

xlib: plug in more meta functions, if TEST_META_FUNCS is set

mesa: implement GL_DEPTH_BUFFER_BIT for _mesa_meta_blit_framebuffer()

mesa: disable another debug test

mesa: make verts[] arrays local vars

r200: emit cube for kms correctly + fix tex emit reset

CS checker found some issues.

xlib: option to enable/test meta functions (disabled)

mesa: implement depth/stencil formats for meta glDrawPixels

mesa: remove accidentally commited debug/disabled code

mesa: added _mesa_is_stencil_format()

progs/samples: added test/debug code for culling

swrast: fix selection/feedback regression

This fixes a conform selection/feedback regression introduced by commit
8f4d66c5f893b49eb3973aa3b31a856314c045c7

mesa: debug printf for KIL

progs/tests: disable depth test for second glDrawPixels

We don't want to z-test that glDrawPixels.  Also, set the raster color to
red when drawing GL_DEPTH_COMPONENT image to aid in debugging.

swrast: can't use deferred texture/shading if using KIL instruction

If the fragment program uses KIL, we have to execute it before z/stencil
testing.  Otherwise, deferred texture/shading lets us skip shading for
pixels that fail z/stencil testing.

r300/compiler: fix warning due to no newline

r200: emit max vtx info for index buffer.

We need this for the CS bounds checking.

i915g: Implement new winsys

i915g: Switch from pipe_winsys to intel_winsys

Also includes moving lots of functions from i915_batch.h
into intel_batchbuffer.h

i915g: Add header file for new winsys interface

i915g: Add new buffer code not yet hocked up

st/xorg: Fix crash in MPH

radeon: Fix null pointer reference in debug system if no context is bind.