add unit-strided LD/ST ISACaller SVP64 unit test

initialise SVP64 ld/st mode decoding in PowerDecoder2

comments

extract LDST mode from SVP64 RM

can't stand python 'format'

dump memory from qemu in pypowersim

add SVP64 RM LDST mode enum

Begin on SV for mp3_0

print out offset for load address in hex

probably got MSR.FP bit set... maybe

add quick stfd test to make sure MSR.FP is set

Correct mp3_1 dump size

Add 16kb stack space (total 20kb before it hits vecs at 0x3000)

Undo qemu address changes

increase RAM sizes for media memmap

moving stack and parameters higher up for media test

move stack pointer higher up to keep qemu happier in audio tests

move SPR set to qemu.py

debug print qemu and simulator LR

set SPRs inside qemu run_program

add disassembly dump and set_lr to qemu

hex dump debug

skip step, program pointing at correct location already

whoops yield in setup_one ISACaller

speed up bytes upload in qemu.py

set PC in pypowersim

pass output dump argument to shell script for audio tests

get full qemu list of registers, on each cycle, saves time

report log expected different qemu values rather than all of them

whoops inverted logic on qemu endian set

add setting of qemu GPRs/FPRs in pypowersim

slightly messy: qemu goes haywire at the last instruction.
reset bigendian to sane value

oops syntax error

add qemu gpr/fpr set/get

create a register cache for qemu machine interface, very slow

get qemu operational single-step mode, use in pypowersim

QoL tuning

Missed semicolon

Dedup them via scripts

Fill in first mp3_1 incantation

Fill in all mp3_0 runs, move the spr to a common file

Undo log in mem dump

Use log in decoder/*

Undo log in isa/caller reg dump

Use log in isa/mem

extracting memory for dump must be big-endian ordered

add loading of data and output dump of samples to mp3 pypowersim example

whoops two options "-l", rename one "-a" for "assembly listing"

allow comments in SPR / GPR / FPR files

Use log in pypowersim, add counter TODO in help

Switch to log in decoder/helpers

Switch to log in isa/caller

more notes on pypowersim

add dump-out option to pypowersim

add add setting of LR so that code jumps outside of executable range when done

quick add of pypowersim command to run the apply_window_float binary

Save initial mp3_0 regs

Save a local copy of the calling conventions

add TODO comment running simulator

add extra (dummy) mul operation, 0*0

sigh, initialise FPRs to zeros to engage FP decode

fmuls is fine

add nop support to ISACaller

Save initial mp3 C baseline asm

read all lines in advance, in case of in-place overwrite

add svp64 assembler "processor" commandline for replacing svp64
with prefix-plus-v3.0b asm

Give a trace name for each exception type

This helps to identify them in GTKWave for debugging.

Add new generated files to .gitignore

add demo --load option to pypowersim

test with default godbolt.org loop example, slightly modified
to run attn in order to halt

add GPRs to pypowersim demo

return register values from GPR.dump in ISACaller

return dump of SPRs (to be used for saving, later)

add dump of SPRs to pypowersim

add testloop.s

add first pypowersim example

add option to run without a disassembly listing to ISACaller

add pypowersim to commands installed

add first command-line version of ISACaller

only place underscore in front of index if it is a GPR or FPR

switch over to log function in SelectableInt

document test_fp_single_ldst

re-enable other SVP64 FP tests

comments for SVP64 ASM LD/ST-with-update duplicate RA

add silent log debug option, if SILENCELOG env var is set, no debug output

resolve merge conflicts, effectively reverting "verbose" setting
because it's critically essential at this stage

../openpower/isatables/

update SVP64 CSV tables

corrections to stf/lf RA_OR_ZERO not in all cases

Stop spamming the world whenever PowerDecoder is fired up

rm -f

Basic media infra

add SVP64 IEEE754 FP unit test

fix SVP64 EXTRA2/3 decode for IEEE754 FP LD/ST operations

add beginning support for SVP64 IEEE754 FP

add more totally random bpermd unit tests, just to be sure

finally fix bpermd pseudocode, index was being treated as signed
(index < 64) when it is unsigned (inedx <u 64)

revert register reordering in ISACaller

add os.makedirs on pyfnwriter output path

add python function writer, takes Appendix v3.0B pseudocode functions
and generates executable python

update reg sort order in ISACaller

grr syntax incorrect, use <- operator not =