Merge branch 'master' of github.com:YosysHQ/yosys

Merge pull request #1181 from YosysHQ/xaig_dff

"abc9 -dff" option for sequential synthesis

Fix DSP48E1 sim

Merge remote-tracking branch 'origin/master' into xaig_dff

Merge pull request #1617 from YosysHQ/eddie/abc9_dsp_refactor

Refactor abc9's DSP48E1 handling

abc9: uncomment nothing to map message

Wrap arrival functions inside `YOSYS too

Fixes

Fixes

Merge pull request #1616 from nakengelhardt/abc_scratchpad_arg_warn

error if multiple -g options are given for abc

Fix return value of arrival time functions, fix word

Bump ABCREV for upstream fix

abc9: remove -markgroups option, since operates on fully selected mod

abc9: cleanup

write_xaiger: make more robust, update doc

write_aiger: make more robust

error if multiple -g options are given for abc

Add abc9.dff scratchpad option

Merge remote-tracking branch 'origin/master' into xaig_dff

Merge pull request #1582 from nakengelhardt/abc_scratchpad_script

Check scratchpad for abc options

Merge remote-tracking branch 'origin/master' into xaig_dff

Reword (* abc9_flop *) description

check scratchpad for arguments in abc pass too

inherit default values when checking scratchpad for arguments

Merge pull request #1611 from YosysHQ/mmicko/wrapcarry_fix

Valid to have attribute starting with SB_CARRY.

Valid to have attribute starting with SB_CARRY.

Restore write_xaiger's holes_mode since port_id order causes QoR

regressions inside abc9

share codepath for scratchpad argument handling with command arguments

Merge branch 'master' of https://github.com/YosysHQ/yosys into abc_scratchpad_script

Cleanup

Fix spacing

write_xaiger: get rid of external_bits dict

Combine tests to check multiple clock domains

Drive $[ABCD] explicitly

Merge pull request #1604 from whitequark/unify-ram-naming

Harmonize BRAM/LUTRAM descriptions across all of Yosys

synth_xilinx -dff to work with abc too

Merge remote-tracking branch 'origin/master' into eddie/abc9_dsp_refactor

Merge remote-tracking branch 'origin/master' into xaig_dff

Add 'abc9 -dff' to CHANGELOG

Update doc

Update comments

abc9 -keepff -> -dff; refactor dff operations

Merge pull request #1609 from YosysHQ/clifford/fix1596

Always create $shl, $shr, $sshl, $sshr cells with unsigned B inputs

Always create $shl, $shr, $sshl, $sshr cells with unsigned B inputs

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1601 from YosysHQ/eddie/synth_retime

"abc -dff" to no longer retime by default

Merge pull request #1608 from YosysHQ/eddie/ifndef_YOSYS

ifdef __ICARUS__ -> ifndef YOSYS

ifndef __ICARUS__ -> ifdef YOSYS

ifdef __ICARUS__ -> ifndef YOSYS

Rework abc9's DSP48E1 model

Merge pull request #1606 from YosysHQ/eddie/improve_tests

Fix a few issues in tests/arch/*

Revert insertion of 'reg', leave note behind

Merge pull request #1605 from YosysHQ/iopad_fix

iopad mapping should take care of existing io buffers

Fix anlogic async flop mapping

Clamp -46ps for FDPE* too

Get rid of (* abc9_keep *) in write_xaiger too

Cleanup abc9, update doc for -keepff option

Restore abc9 -keepff

attributes.count() -> get_bool_attribute()

Added a test case

take skip wire bits into account

Harmonize BRAM/LUTRAM descriptions across all of Yosys.

This commit:
  * renames all remaining instances of "DRAM" (which is ambiguous)
    to "LUTRAM" (which is not), finishing the work started in
    the commit 698ab9be;
  * renames memory rule files to brams.txt/lutrams.txt;
  * adds/renames script labels map_bram/map_lutram;
  * extracts where necessary script labels map_ffram and map_gates;
  * adds where necessary options -nobram/-nolutram.

The end result is that BRAM/LUTRAM/FFRAM aspects of every target
are now consistent with each other.

Per architecture:
  * anlogic: rename drams.txt→lutrams.txt, add -nolutram, add
    :map_lutram, :map_ffram, :map_gates
  * ecp5: rename bram.txt→brams.txt, lutram.txt→lutrams.txt
  * efinix: rename bram.txt→brams.txt, add -nobram, add :map_ffram,
    :map_gates
  * gowin: rename bram.txt→brams.txt, dram.txt→lutrams.txt,
    rename -nodram→-nolutram (-nodram still recognized), rename
    :bram→:map_bram, :dram→:map_lutram, add :map_ffram, :map_gates

Re-arrange FD order

Missing character

Do not do call equiv_opt when no sim model exists

Fix warnings

Call equiv_opt with -multiclock and -assert

Cleanup xilinx boxes

Cleanup ice40 boxes

Cleanup ecp5 boxes

parse_xaiger to not take box_lookup

parse_xaiger to reorder ports too

Add some abc9 dff tests

Do not re-order carry chain ports, just precompute iteration order

Update abc9_xc7.box comments

FDCE ports to be alphabetical

Fix attributes on $__ABC9_ASYNC[01] whitebox

Fix incorrect $__ABC9_ASYNC[01] box

write_xaiger: be more precise with ff_bits, remove ff_aig_map

Retry getting rid of write_xaiger's holes_mode

Revert "Get rid of holes_mode"

This reverts commit 7997e2a90fd37886241b7eb657408177ef7f6fa7.

Get rid of holes_mode

Add -D DFF_MODE to abc9_map test

Remove delay targets doc

write_xaiger to use scratchpad for stats; cleanup abc9

Grammar

Remove submod changes

Update timings for Xilinx S7 cells

Remove unused

Do not offset FD* box timings due to -46ps Tsu

Call "proc" if processes inside whiteboxes

Merge remote-tracking branch 'origin/master' into xaig_dff

Add CHANGELOG entry, add abc9_{flop,keep} attr to README.md

Tidy up abc9_map.v

Add "synth_xilinx -dff" option, cleanup abc9

Update doc that "-retime" calls abc with "-dff -D 1"

Disable synth_gowin -abc9 as it offers no advantages yet

Revert "Revert "synth_* with -retime option now calls abc with -D 1 as well""

This reverts commit 6008bb7002f874e5c748eaa2050e7b6c17b32745.

Revert "ABC to call retime all the time"

This reverts commit 9aa94370a54c016421740d2ce32ef0aa338d0dbd.

Grammar

Merge pull request #1589 from YosysHQ/iopad_default

Make iopad option default for all xilinx flows