i965: Clean up stale NDC comment.

i965: Avoid vs header computation for negative rhw on G4X.

This cuts one MOV out when setting a zero header.

i965: Merge GM45 into the G4X chipset define.

The mobile and desktop chipsets are the same, and having them separate is
more typing and more chances to screw up.

i965: Fix copy'n'paste issue that made brw->urb.constrained useless.

Also, add a comment explaining what brw->urb.constrained tries to do.

gallium: WinCE portability fixes.

gallium: Fix typo.

softpipe: Don't call pipe_buffer_destroy directly.

Use pipe_buffer_reference instead.

pipebuffer: Ensure refcounts of live buffer objects are never zero.

gallium: Ensure refcounts of live objects are never zero.

gallium: Fix msvc warning.

Merge commit 'origin/master' into gallium-0.2

Conflicts:

src/mesa/shader/slang/library/slang_vertex_builtin_gc.h

mesa: silence warnings

mesa: do scope replacement for while/for loops too

This fixes a function inlining bug involving vars declared inside loop bodies.

mesa: glsl tree print improvements

mesa: fix assignment / parameter passing of sampler types

mesa: additional debug flags for glsl debug/disassembly

Fix for 58dc8b7: dest regions must not use HorzStride 0 in ExecSize 1

Quoting section 11.3.10, paragraph 10.2 of the 965PRM:

10.2.  If ExecSize is 1, dst.HorzStride must not be 0. Note that this is
relaxed from rule 10.1.2. Also note that this rule for destination
horizontal stride is different from that for source as stated in
rule #7.

GM45 gets very angry when rule 10.2 is violated.

Patch 58dc8b7 (i965: support destination horiz strides in align1 access mode)
added support for additional horizontal strides in the ExecSize 1 case, but
failed to notice that mesa occasionally re-purposes a register as a
temporary destination, even though it was constructed as a repeating source
with HorzStride = 0.

While, ideally, we should probably fix the code using these register
specifications, this patch simply rewrites them to use HorzStride 1 as the
pre-58dc8b7 code did.

Signed-off-by: Keith Packard <keithp@keithp.com>

mesa: fix some bugs with precision qualifier parsing

mesa: do scope replacement for variable initializers too

mesa: fix copy/paste error in GLSL error msg

intel: pixelzoom doesn't apply to glBitmap, so disable the fallback.

intel: Remove fallback for glDrawPixels(GL_COLOR_INDEX)

GL_COLOR_INDEX mode is just like other normal formats (that is, not
depth/stencil) and is uploaded fine by TexImage.

intel: Add more fallback debugging for glDrawPixels.

i965: implement the missing OPCODE_NOISE1 and OPCODE_NOISE2 instructions.

(Only in fragment shaders, so far.  Support for NOISE3 and NOISE4 to come.)

i965: support destination horiz strides in align1 access mode.

This is required for scatter writes in destination regions to work.

CELL: fix use of stencil value mask

The Cell stencil tests were completely ignoring the stencil value mask.
Now the original code paths are still used if the stencil value mask
is all 1s; but code to use the mask for the stencil value and reference
value comparisons is now emitted if the mask is not all 1s.

mesa: fix a typo in the previous commit

gallivm: replace the temp parameters of the JIT function with alloca'ed temps. This avoids useless writes of temporary results.

cell: Protected use of non-initialized untile buffers

CELL: stencil bug fixes

Two definitive bugs in stenciling were fixed.

The first, reversed registers in the generated Select Bytes (selb)
instruction, caused the stenciling INCR and DECR operations to
fail dramatically, putting new values in where old values were
supposed to be and vice versa.

The second caused stencil tiles to not be read and written from
main memory by the SPUs.  A per-spu flag, spu.read_depth, was used
to indicate whether the SPU should be reading depth tiles, and was set
only when depth was enabled.  A second flag, spu.read_stencil, was
set when stenciling was enabled, but never referenced.

As stenciling and depth are in the same tiles on the Cell, and there
is no corresponding TAG_WRITE_TILE_STENCIL to complement
TAG_WRITE_TILE_COLOR and TAG_WRITE_TILE_Z, I fixed this by
eliminating the unused "spu.read_stencil", renaming "spu.read_depth"
to "spu.read_depth_stencil", and setting it if either stenciling or
depth is enabled.

I also added an optimization to the fragment ops generation code,
that avoids calculating stencil values and/or stencil writemask
when the stencil operations are all KEEP.

cell:  Added check for PIPE_FLUSH_RENDER_CACHE to cell_flush to fix black blocks during st_readpixels due to a flush wait not happening in order to allow any previous rendering to complete.

mesa: fix an issue in _mesa_PointParameterfv().

gallium: grow SPE instruction buffer as needed

gallium: no longer pass max_inst to ppc_init_func()

gallium: use execmem for PPC code, grow instruction buffer as needed

glx: added PFNGL*PROC typedefs for GLX 1.3 functions

Since we define GLX_VERSION_1_3 in glx.h, the typedefs in the glxext.h header
were getting skipped.

gallium: fix alignment parameter passed to u_mmAllocMem()

Was 32, now 5.  The param is expressed as a power of two exponent.
The net effect is that the alignment was a no-op on X86 but on PPC we
always got the same memory address everytime rtasm_exec_malloc() was called.

gallium: prefix memory manager functions with u_ to differentiate from functions in mesa/main/mm.c

gallium: test for PIPE_OS_LINUX instead of __linux__

cell: add scalar param to emit_function_call() to indicate scalar function calls

Scalar calls only use the X component of the src regs and smear the
result across the dest register's X/Y/Z/W.

cell: use simd utilities for pow, exp2, log2

gallium: added PPC support for SWZ, XPD, POW

That's the last of the ARB_v_p opcodes, except for ARL.

gallium: clean-ups

gallium: added ppc_vnmsubfp()

glu: fix compilation problem when using Windows gl.h (sf bug 2204589)

intel: Fix glDrawPixels with 4d RasterPos.

i965: Fix check_aperture calls to cover everything needed for the prim at once.

Previously, since my check_aperture API change, we would check each piece of
state against the batchbuffer individually, but not all the state against the
batchbuffer at once.  In addition to not being terribly useful in assuring
success, it probably also increased CPU load by calling check_aperture many
times per primitive.

move glut.h include

mesa: use APP_CC compiler in progs/vp/

mesa: convert log/exp tests to ARB_v_p

gallium: ppc: implement TGSI_OPCODE_LOG/EXP

mesa: include glslcompiler driver in tarball

gallium: remove old code

gallium: ppc: don't replicate/smear immediate values, use vspltw instruction as with constants

mesa: don't continually redraw

mesa: fix stand-alone glslcompiler build

intel: Don't keep intel->pClipRects, and instead just calculate it when needed.

This avoids issues with dereferencing stale cliprects around intel_draw_buffer
time.  Additionally, take advantage of cliprects staying constant for FBOs and
DRI2, and emit cliprects in the batchbuffer instead of having to flush batch
each time they change.

cell: fix a number of fence issues

Plus add assertions to check status, alignment, etc.

gallium: use some PPC vec registers to store TGSI temps

This could be a lot better, but already makes for better code.

i965: Allocate temporaries contiguously with other regs in fragment shaders.

This is required for threads to be spawned with correctly sized GRF
register blocks.

configure.ac: Add support for gnu/kfreebsd

Check for *-gnu instead of linux* to set DEFINES.
Change some freebsd* checks to *freebsd*.

cell: don't include libmisc.h

Doesn't seem to be needed and fixes compilation with SDK 3.1 beta.

cell: fix some problems when displaying to a PIPE_FORMAT_B8G8R8A8_UNORM screen

cell: added -D_BSD_SOURCE flag

Needed to get MAP_ANONYMOUS in execmem.c and to define timezone type in glxgears.c
Adding -std=c99 earlier caused this regression.

gallium: ppc: emit fewer 'li' instructions prior to vector loads/stores

gallium: ppc: use a src register cache to avoid redundant loads

cell: Added support for untwiddling textures during glReadPixels.   This allows glReadPixels to work correctly on cell now and makes conformance tests that use pixel compares useable.

i965: Fix compiler warning from unused var.

i965: Remove dead brw->wrap flag.

intel: Use dri_bo_get_tiling to get tiling mode of buffers we get from names.

Previously, we were trying to pass a name to the GEM GET_TILING_IOCTL,
which needs a handle, and failing.  None of our buffers were tiled yet, but
they will be at some point with DRI2 and UXA.

disable OPENGL_BIT

Merge commit 'origin/master' into gallium-0.2

intel: GL_FALSE on a BO if it won't be modified when mapping this BO. (thanks Eric).

i965: don't emit state when dri_bufmgr_check_aperture_space fails.

This ensures there is an unfilled batchbuffer used for emitting states again. Partial fix for #17964.

intel: fallback for intelEmitCopyBlit.

Use _mesa_copy_rect instead of BLT operation if dri_bufmgr_check_aperture_space
still fails after flushing batchbuffer. Partial fix for #17964.

mesa: version 43 of glext.h

mesa: version 21 of glxext.h

mesa: remove calls to _mesa_adjust_image_for_convolution(), use texImage fields

The texImage->Width/Height fields will have the post-convolution width/height.

mesa: updated status in cell.html

scons: ppc support.

scons: Don't hardcode any drivers for the xlib winsys, just pick suitable ones.

gallium: Fix typo, PPC_FEATURE_HAS_ALTIVEC not PPC_FEATURES_...

gallium: PPC: clamp y to [-128,128] for LIT

gallium: remove ppc_vload_float(), rename ppc_vecmove() -> ppc_vmove().

gallium: new PPC built-in constants array

It's hard to form PPC vector immediates so load them from an array.

gallium: added ppc_vzero()

gallium: GALLIUM_NOPPC debug var to disable PPC codegen

gallium: PPC LIT instruction (not quite complete yet)

gallium: var renaming in tgsi_ppc.c

gallium: remove SSE remnants from tgsi_ppc.c

cell: turn on PPC assembly vertex transform

gears runs with it now (3x faster FPS than before).

cell: TGSI->PPC for RSQ, RCP and src register sign modes

gallium: TGSI->PPC inequality operators

gallium: added ppc_vload_float(), for limited cases

gallium: fix broken TGSI_FILE_CONSTANT case, use ppc_reserver_register()

gallium: fix-up confusing register allocation masks in rtasm_ppc.c

Plus, add ppc_reserve_register() func.

cell: add -std=c99 flag to solve some warning/prototype issues

gallium: temporarily disable PPC vertex shader until more things run

gallium: PPC vertex shader support

Works, but dead code lingering, debug code present, etc.

gallium: TGSI to PPC code generation

Based on the TGSIto SSE2 code generator.
Incomplete and lots of SSE stuff still hanging around but the basic dozen
or so TGSI opcodes are functioning.