travis: python 3.5

genlib/fifo: add missing imports

test/fifo: do not use Record

genlib/fifo: remove Record support

build: stop at the first failed Quartus command

build: add missing import for Lattice Diamond

fhdl/FullMemoryWE: fix clocking

fhdl: typecheck ClockSignal and ResetSignal arguments

build: cleanup

fhdl/specials/Tristate: handle i=None

fhdl/structure: relax type requirements for Array elements

fhdl: replace flen with len

wrap expressions in Specials

fhdl: introduce wrap function

fhdl: export DUID

setup: simpler version check, beta status

fsm: NextState and NextValue should derive from _Statement

setup: remove unneeded import

README.md->rst

sim: fix slice assign

conda: use new branch (revert this after merge)

setup.py: cleanup

fsm: support complex targets in NextValue. Closes #27.

fhdl/namer: support ClockSignal and ResetSignal. Closes #24

sim: insert resets, support ClockSignal and ResetSignal

sim: drive clock signals

sim: VCD output support

verilog: remove unneeded import

doc: minor edits

doc: remove spurious file

doc: remove outdated or moved parts, cleanup

fhdl/visit: support Constant

travis: VPI is not there for now

sim: support generators yielding statements

sim: memory access from generators

fhdl/structure: add missing init

sim: memory support

fhdl/specials: MemoryPort.clock should always be a ClockSignal

fhdl/simplify: add MemoryToArray

test/fifo: convert to new API

genlib/fifo: add missing import

sim: support arrays, and cat+slice in assignment target

migen/genlib/cdc: fix BusSynchronizer

ping/pong token can be lost when:
- source clock domain starts before destination clock domain.
- a clock domain stops.

This fix add a timeout to detect such situation and create another token.

sim: remove unneeded import

genlib/CRG: fix variable name conflict

test: add divider

sim: support Case

sim: variables are deprecated

sim: fix comb evaluation

test/size: do not test removed functions

test/coding: use new API

genlib/misc: add missing import

fhdl/structure: all case statements should be lists

fhdl/bitcontainer: remove fiter

minor bugfixes

sim: support eval of slice, cat and mux

fhdl/structure: fix namespace pollution

test: bit reverse

fhdl/bitcontainer: remove fslice and freversed

test/constant: use new API

add unittests for Constant

doc: Constant

fhdl/verilog: fix case value sort

fhdl/structure: introduce Constant, autowrap for eq/ops, fix Signal as dictionary key problem

fhdl/decorators: remove traces of deprecated API

genlib: remove reverse_bytes, FlipFlop, Counter

genlib: cleanup CRG

fhdl/decorators: remove deprecated API

simplify imports, migen.fhdl.std -> migen

build/xilinx: minor cleanup

test/support,signed,sort: use new simulator

sim: refactor comb commit

sim: support eval of nested lists

genlib/sort: remove unneeded import

examples/graycounter: use new simulator

test/examples: do not attempt to run deleted examples

sim: support clock domains without sync

simulator: support generators

new simulator: basic execution

fhdl/tools: add input lister

style

fhdl: remove features new simulator won't use

remove genlib.misc.optree (use reduce instead)

fixed bug in value_bits_sign of mul operatiors

mibuild -> migen.build

Simulator will be rewritten

Remove code that will be into MiSoC or other packages.

migen/actorlib/packet: fix source.error in Depacketizer

mibuild/xilinx/ise: update synthesis with yosis

migen/flow/actor: fix sop/eop validation in PipelinedActor (stb can be inactive when pipe_ce is active)

Port fpgalink_programmer to use newer fl library.

  * See change in https://github.com/makestuff/libfpgalink/commit/2074e51a334f5a5c2ea78f4919d01b379d4ba2ef

try to use the new anaconda-client

ise: do not use LCK_cycle:6 by default

pipistrello: fix cts/rts

* use the same perspective as for tx/rx (flipped w.r.t. the ftdi chip)
* add pullups in case target or host attempt to use handshaking

platforms/kc705: add GPIO SMA

resetless -> reset_less

fhdl: allow use of ResetSignal() on resetless clock domains

Revert "migen/actorlib/fifo: add FIFO wrapper function"

This reverts commit d0a19c4be85c2f3d21e891b8a5520ba5a7a3a258.

migen/actorlib/fifo: add FIFO wrapper function

Allow automatic instantiation of the correct fifo (SyncFIFO or AsyncFIFO) according to the clock domains passed in argument.

migen/fhdl/tools: fix rename_clock_domain when new == old

Clock domain renaming should support new == old to allow programmatically determined clock domain renaming.