Merge remote-tracking branch 'origin/eddie/submod_po' into xaig_dff

Cleanup

Check for nullptr

Stray log_dump

Revert "submod to bitty rather bussy, for bussy wires used as input and output"

This reverts commit cba3073026711e7683c46ba091c56a5c5a041a45.

Promote output wires in sigmap so that can be detected

Fix wire width

Fix submod -hidden

Add -hidden option to submod

Merge branch 'master' into xaig_dff

xaiger: do not promote output wires

Move 'clean' from map_luts to finalize

Fix submod -hidden

clkpart to use 'submod -hidden'

Add -hidden option to submod

Update docs with bullet points

Move \init from source wire to submod if output port

Add testcase where \init is copied

Fold loop

Do not sigmap keep bits inside write_xaiger

Fix debug

Merge remote-tracking branch 'origin/master' into xaig_dff

Special abc9_clock wire to contain only clock signal

abc9 to contain time call

abc9 to no longer to clock partitioning, operate on whole modules only

clkpart to analyse async flops too

clkbufmap: Add support for inverters in clock path.

xilinx: Use INV instead of LUT1 when applicable

Merge remote-tracking branch 'origin/eddie/clkpart' into xaig_dff

More oopsies

Conditioning abc9 on POs not accurate due to cells

For abc9, run clkpart before ff_map and after abc9

Merge remote-tracking branch 'origin/eddie/clkpart' into xaig_dff

Print ".en=" only if there is an enable signal

Escape IdStrings

More sane naming of submod

Add -set_attr option, -unpart to take attr name

Merge remote-tracking branch 'origin/eddie/clkpart' into xaig_dff

Merge branch 'xaig_dff' of github.com:YosysHQ/yosys into xaig_dff

Merge pull request #1505 from YosysHQ/eddie/xaig_dff_adff

xaig_dff to support async flops $_DFF_[NP][NP][01]_

Do not use log_signal() for empty SigSpec to prevent "{ }"

Call submod once, more meaningful submod names, ignore largest domain

Merge remote-tracking branch 'origin/eddie/clkpart' into xaig_dff

Merge pull request #1520 from pietrmar/fix-1463

coolrunner2: remove spurious log_pop() call, fixes #1463

Merge remote-tracking branch 'origin/eddie/submod_po' into xaig_dff

Remove redundant flatten

coolrunner2: remove spurious log_pop() call, fixes #1463

This was causing a segmentation fault because there is no accompanying
log_push() call so header_count.size() became -1.

Signed-off-by: Martin Pietryka <martin@pietryka.at>

submod to bitty rather bussy, for bussy wires used as input and output

Stray dump

Move clkpart into passes/hierarchy

Merge remote-tracking branch 'origin/eddie/submod_po' into xaig_dff

Constant driven signals are also an input to submodules

Add another test with constant driver

Merge remote-tracking branch 'origin/eddie/submod_po' into xaig_dff

Oops

Merge remote-tracking branch 'origin/eddie/clkpart' into xaig_dff

Only action if there is more than one clock domain

Replace TODO

Add testcase for signal used as part input part output

write_xaiger back to working with whole modules only

Merge remote-tracking branch 'origin/eddie/submod_po' into xaig_dff

Cleanup spacing

sigmap(wire) should inherit port_output status of POs

Add testcase

Merge branch 'eddie/clkpart' into xaig_dff

Brackets

Entry in Makefile.inc

Merge branch 'eddie/clkpart' into xaig_dff

Add to CHANGELOG

New 'clkpart' to {,un}partition design according to clock/enable

Merge branch 'master' of github.com:YosysHQ/yosys

Revert "write_xaiger to not use module POs but only write outputs if driven"

This reverts commit 0ab1e496dc601f8e9d5efbcc5b2be7cf6b2d9673.

Missing endmodule

Merge pull request #1517 from YosysHQ/clifford/optmem

Add "opt_mem" pass

Merge pull request #1515 from YosysHQ/clifford/svastuff

Add Verific/SVA support for "always" and "nexttime" properties

Add "opt_mem" pass

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add Verific support for SVA nexttime properties

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Improve handling of verific primitives in "verific -import -V" mode

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add Verific SVA support for "always" properties

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1511 from YosysHQ/dave/always

sv: Error checking for always_comb, always_latch and always_ff

gowin: Remove show command from tests.

gowin: Add missing .gitignore entries

Update CHANGELOG and README

Signed-off-by: David Shah <dave@ds0.me>

Another sloppy mistake!

Merge remote-tracking branch 'origin/xaig_dff' into eddie/xaig_dff_adff

async2sync -> clk2fflogic

write_xaiger to not use module POs but only write outputs if driven

When expanding upwards, do not capture $__ABC9_{FF,ASYNC}_

Since they should be captured downwards from the owning flop

Merge branch 'eddie/xaig_dff_adff' into xaig_dff

Add test

sv: Add tests for SV always types

Signed-off-by: David Shah <dave@ds0.me>

proc_dlatch: Add error handling for incorrect always_(ff|latch|comb) usage

Signed-off-by: David Shah <dave@ds0.me>

sv: Correct parsing of always_comb, always_ff and always_latch

Signed-off-by: David Shah <dave@ds0.me>

Consistent log message, ignore 's' extension

endomain -> ctrldomain

Add blackbox model for $__ABC9_FF_ so that clock partitioning works

Add multi clock test

Fix INIT values

Merge pull request #1507 from YosysHQ/clifford/verificfixes

Some fixes in our Verific integration

Correctly treat empty modules as blackboxes in Verific

Signed-off-by: Clifford Wolf <clifford@clifford.at>