tests: use `yosys-config --datdir` instead of hard-coded

Merge pull request #1964 from YosysHQ/claire/sformatf

Extend support for format strings in Verilog front-end

Merge pull request #1967 from whitequark/cxxrtl-blackbox-attributes

cxxrtl: provide attributes to black box factories, too

cxxrtl: provide attributes to black box factories, too.

Both parameters and attributes are necessary because the parameters
have to be the same between every instantiation of the cell, but
attributes may well vary. For example, for an UART PHY, the type
of the PHY (tty, pty, socket) would be a parameter, but configuration
of the implementation specified by the type (socket address) would
be an attribute.

Extend support for format strings in Verilog front-end

Signed-off-by: Claire Wolf <claire@symbioticeda.com>

Merge pull request #1963 from whitequark/cxxrtl-blackboxes

cxxrtl: add support for simple and templated C++ black boxes

cxxrtl: add templated black box support.

cxxrtl: make eval() and commit() inline in blackboxes.

This change is a preparation for template blackboxes. It has no
effect on current generated code.

cxxrtl: add simple black box support.

This commit adds support for replacing RTLIL modules with CXXRTL
black boxes. Black box port widths may not depend on the parameters
with which it is instantiated (yet); the parameters may only be used
to change the behavior of the black box.

cxxrtl: use ID::X instead of ID(X). NFC.

Merge pull request #1955 from whitequark/cxxrtl-sync_always

cxxrtl: correctly handle `sync always` rules

Merge pull request #1952 from boqwxp/add_edge_location

Verilog frontend: add source location in more parser rules

cxxrtl: correctly handle `sync always` rules.

Fixes #1948.

Merge pull request #1954 from YosysHQ/dave/fix-stdout-conflict

qbfsat: Fix illegal use of 'stdout' identifier

Merge pull request #1951 from whitequark/rtlil-string_attribute

rtlil: add AttrObject::{get,set}_string_attribute, AttrObject::has_attribute

qbfsat: Fix illegal use of 'stdout' identifier

Signed-off-by: David Shah <dave@ds0.me>

Set Verilog source location for explicit blocks (`begin` ... `end`).

Add Verilog source location information to `AST_POSEDGE` and `AST_NEGEDGE` nodes.

Merge pull request #1898 from boqwxp/locations

Verilog frontend: add location information to parsed constants

Merge pull request #1864 from boqwxp/cleanup_techmap_abc

Clean up pseudo-private member usage and simplify `passes/techmap/abc.cc`

Merge pull request #1888 from boqwxp/cleanup_scatter

Clean up `passes/cmds/scatter.cc`.

Merge pull request #1882 from boqwxp/cleanup_rename

Clean up pseudo-private member usage in `passes/cmds/rename.cc`.

Merge pull request #1929 from YosysHQ/eddie/select_unset

select: add select -unset option

rtlil: add AttrObject::has_attribute.

rtlil: add AttrObject::{get,set}_string_attribute.

And make {get,set}_src_attribute use those functions.

Merge pull request #1947 from whitequark/cxxrtl-usability

cxxrtl: minor documentation and usability improvements

Add location information to `AST_CONSTANT` nodes.

Use `dict` instead of `std::map`.

Co-Authored-By: Eddie Hung <eddie@fpgeh.com>

Revert to `stringf()` rather than stringstreams.

Clean up pseudo-private member usage in `passes/cmds/rename.cc`.

Replace `std::map` with `dict`.

Co-Authored-By: Eddie Hung <eddie@fpgeh.com>

Replace pseudo-private member access to `connections_` in `passes/cmds/scatter.cc`.

Co-Authored-By: N. Engelhardt <nak@symbioticeda.com>

Clean up `passes/cmds/scatter.cc`.

tests: add select -unset tests

select: add select -unset option

Merge pull request #1928 from YosysHQ/eddie/design_delete

kernel: add design -delete option

Merge pull request #1896 from boqwxp/read_stdin_repl

Frontend: allow reading file input from stdin, like a REPL heredoc mode

Merge pull request #1797 from epfl-vlsc/firrtl_backend_fileinfo

Keep file information when emitting firrtl

cxxrtl: make ROMs writable, document memory::operator[].

There is no practical benefit from using `const memory` for ROMs;
it uses an std::vector internally, which prevents contemporary
compilers from constant-propagating ROM contents. (It is not clear
whether they are permitted to do so.)

However, there is a major benefit from using non-const `memory` for
ROMs, which is the ability to dynamically fill the ROM for each
individual simulation.

cxxrtl: fix misleading example, caution about race conditions.

Fixes #1944.

cxxrtl: remove inaccurate comment. NFC.

ecp5: Force SIGNED ports to be 1 bit

Signed-off-by: David Shah <dave@ds0.me>

Merge pull request #1927 from YosysHQ/eddie/design_remove_assert

kernel: Design::remove(RTLIL::Module *) to check refcount_modules_

tests: add design -delete tests

kernel: add design -delete option

Merge pull request #1915 from boqwxp/dict_move_semantics

kernel: Add `dict` support for rvalue references and C++11 move semantics.

Merge pull request #1900 from Xiretza/suppress-makefile-echo

Suppress output of Makefile.conf when printing source versions

Merge pull request #1937 from hzeller/consexpr-opportunity

Use static constexpr instead of static const where possible.

Merge pull request #1943 from YosysHQ/dave/fix-1919

ast: Fix handling of identifiers in the global scope

opt_expr: Fix X and CO outputs for $alu identity-mapping rules.

ast: Fix handling of identifiers in the global scope

Signed-off-by: David Shah <dave@ds0.me>

Rename overloaded `insert()` to `emplace()` and add overloaded versions for all possible lvalue/rvalue combinationsfor its arguments.

Use script-style heredoc syntax for REPL heredocs.

Allow reading file input from stdin, improving REPL experience.

Merge pull request #1894 from YosysHQ/mingw_fix

Fix compile for mingw

Merge pull request #1916 from YosysHQ/eddie/kernel_makeblackbox

kernel: Module::makeblackbox() to clear connections too

Merge pull request #1933 from YosysHQ/eddie/zinit_more

zinit: handle $__DFFS?E?_[NP][NP][01] too

Merge pull request #1830 from boqwxp/qbfsat

Add `qbfsat` command to integrate exists-forall solving and specialization

Fix the truth table for $_SR_* cells.

This brings the documented behavior for these cells in line with
$_DFFSR_* and $_DLATCHSR_*, which is that R has priority over S.
The models were already reflecting that behavior.

Also get rid of sim-synth mismatch in the models while we're at it.

Merge pull request #1897 from YosysHQ/dave/bram-rejection-fix

memory_bram: Fix ignorance of valid, matched rules

Fix compile for mingw

Get rid of dffsr2dff.

This pass is a proper subset of opt_rmdff, which is called by opt, which
is called by every synth flow in the coarse part.  Thus, it never
actually does anything and can be safely removed.

opt_clean: Add missing assignments to opt.did_something.

Merge pull request #1918 from whitequark/simplify-improve_enum

ast/simplify: improve enum handling

synth_intel_alm: VQM support

ast/simplify: improve enum handling.

Before this commit, enum values were serialized as attributes of form
  \enum_<width>_<value>
where <value> was a decimal signed integer.

This has multiple drawbacks:
  * Enums with large values would be hard to process for downstream
    tooling that cannot parse arbitrary precision decimals. (In fact
    Yosys also did not correctly process enums with large values,
    and would overflow `int`.)
  * Enum value attributes were not confined to their own namespace,
    making it harder for downstream tooling to enumerate all such
    attributes, as opposed to looking up any specific value.
  * Enum values could not include x or z, which are explicitly
    permitted in the SystemVerilog standard.

After this commit, enum values are serialized as attributes of form
  \enum_value_<value>
where <value> is a bit sequence of the appropriate width.

setundef: Improve error messages.

Fixes #1092.

json: Update format documentation.

Fixes #1693.

Merge pull request #1930 from YosysHQ/claire/fix1876

Fix handling of ternary with constant condition

synth_intel_alm: alternative synthesis for Intel FPGAs

By operating at a layer of abstraction over the rather clumsy Intel primitives,
we can avoid special hacks like `dffinit -highlow` in favour of simple techmapping.

This also makes the primitives much easier to manipulate, and more descriptive
(no more cyclonev_lcell_comb to mean anything from a LUT2 to a LUT6).

abc9_ops: Add a check ensuring that connected port actually exists.

Merge pull request #1932 from YosysHQ/dave/cxxrtl-unclocked-read

cxxrtl: Fix handling of unclocked memory read ports

Use static constexpr instead of static const where possible.

In particular inside class declarations, a static const
assignment is technically not a definition, while constexpr is.

Signed-off-by: Henner Zeller <h.zeller@acm.org>

tests: zinit for new types

zinit: handle $__DFFS?E?_[NP][NP][01] too

opt_expr: Add more $alu optimizations.

Detect the places in the $alu where the carry bit is constant (due to
const A[i] == B[i] ^ BI) and split it into smaller $alu at these points.

Also, make the existing const-carry detection for low bits more generic
(now handles cases where both BI and CI are constant, but not equal to
one another).

Fixes #1912.

cxxrtl: Fix handling of unclocked memory read ports

Signed-off-by: David Shah <dave@ds0.me>

tests: add testcases from #1876

Fix 5bba9c3, closes #1876

Signed-off-by: Claire Wolf <claire@symbioticeda.com>

dffinit: Avoid setting init parameter to zero-length value.

Fixes #1704.

design: do not delete when iterating over Design::modules() directly

kernel: Design::remove(RTLIL::Module *) to check refcount_modules_

abc9_exe: verify -> &verify -s

techmap: fix error message

Merge pull request #1922 from whitequark/write_cxxrtl-disconnected-outputs

write_cxxrtl: ignore disconnected module ports

Merge pull request #1921 from whitequark/write_cxxrtl-separate-compilation

write_cxxrtl: enable separate compilation

Merge pull request #1917 from YosysHQ/eddie/abc9_delay_check

xaiger: add check for $__ABC9_DELAY model

Merge pull request #1879 from jjj11x/jjj11x/package_decl

support using previously declared types/localparams/parameters in package

Merge pull request #1880 from jjj11x/duplicate_enum

duplicated enum item names should result in an error

write_cxxrtl: ignore disconnected module ports.

E.g. port `q` in `submod x(.p(p), .q());`.

Fixes #1920.

write_verilog: fix precondition check.

write_cxxrtl: enable separate compilation.

This commit makes it possible to use several cxxrtl-generated files
in one application, as well as compiling cxxrtl-generated code as
a separate compilation unit.

kernel: Module::makeblackbox() to clear connections too

Simplify `passes/techmap/abc.cc` and remove superfluous `RTLIL::SigSpec` constructions.

Co-Authored-By: Eddie Hung <eddie@fpgeh.com>

xaiger: add check for $__ABC9_DELAY model

Merge pull request #1568 from YosysHQ/eddie/fix_zinit

zinit: fixes for $_DFF_[NP][NP][01]_and $adff cells with init = 1'b1

Add `dict` support for rvalue references and C++11 move semantics.

zinit: resolve one more comment by @mwkmwkmwk

zinit: fix review comments from @mwkmwkmwk

tests: zinit on $adff