hdl/clmul: split clmuladd hdl out into separate function for ease of use in formal proofs

hdl/gfbinv: add gfbinv implementation, all tests pass!

hdl/gfbmadd: fix doc comment

skip extremely slow tests -- >2hr last I checked

hdl/gfbmadd: GFBMAddFSMStage works!

hdl/gfbmadd.py: add FSM-based reference python code

add HDL implementation of decode_reducing_polynomial

reference/test_cl_gfb_gfp.py: test reducing polynomial that is XLEN+1 bits

reference/gfbm[ul/add].py: fix truncation bugs

format code

change to use plain_data.fields

switch dataclass to plain_data

pin some dependency versions

split step counter into clock and substep

this allows substep to be completely optimized away by yosys for CLDivRemFSMStage

remove now-unused EqualLeadingZeroCount

switch to better CLDivRem algorithm

shrink signal widths

add cldivrem_shifting as a more efficient algorithm

change test_cldivrem to check all input values for each width

implement CLDivRemFSMStage

clean up EqualLeadingZeroCount.elaborate

clean up CLMulAdd.elaborate

move NOT into carrysum so that variable name
"different" preserves its meaning compared to the reference code

remove addend1 and addend2 just add bothones and different.

sigh

add TODO comment-notes and rename part_prods to just parts,
starting it from self.terms

code-comments

doh

simplify code by removing for-loop and commenting why it was removed

remove unused imports

switch EqualLeadingZeroCount to use bitwise logic rather than Switch

change reference algorithm to be more amenable to bitwise operations

work around yosys bug with Switch() over high-bit-width Value instances

https://github.com/YosysHQ/yosys/issues/3268

clean up code

remove BitwiseXorReduce

remove uses of BitwiseXorReduce

remove relative imports, use explicit. requires installation
with "python3 setup.py develop|install" but thats ok

fix code luke broke

format code

code-comments, restructure gfpinv slightly

intriguing small tidyup on gfpinv making it more symmetrical

update code-comments from
https://bugs.libre-soc.org/show_bug.cgi?id=784

add github issue number

working on adding CLDivRem

remove unneeded dependencies to avoid dragging in systemd and gui junk

fix pytest invocation

make gitlab cache always be saved

syntax described in top comment in:
https://gitlab.com/gitlab-org/gitlab-runner/-/issues/27172

found here:
https://gitlab.com/gitlab-org/gitlab/-/issues/18969#note_811311064

remove unnecessary after_script section

fix PATH

add .gitlab-ci.yml

fix after move

fix tests

move clmul files from nmutil.git

https://git.libre-soc.org/?p=nmutil.git;a=commit;h=2ef87c06d25b692ede35aa6340a108ba410b440a
nmutil.git/src/nmutil/clmul.py => src/nmigen_gf/hdl/clmul.py
nmutil.git/src/nmutil/test/test_clmul.py => src/nmigen_gf/hdl/test/test_clmul.py

setup python project structure

update link

gratuitous change to trigger ikiwiki underlay update

try updating again

move gf_reference readme to proper location for ikiwiki

Revert "temporarily remove COPYING.LGPLv3"

This reverts commit af05a233a7c72a42287b4f267d1a5bc3c8a76603.

temporarily remove COPYING.LGPLv3

update again

hopefully trigger underlay to update

Move files from libreriscv.git/openpower/sv/bitmanip/

https://git.libre-soc.org/?p=libreriscv.git;a=tree;f=openpower/sv/bitmanip;hb=633d57457d98b8c6ab7803fe72050f8918bba87f

extra gratuitous edit to re-trigger underlay

change to trigger underlay update

to fit with ikiwiki underlays there has to be a directory structure
that matches from top-level

add readme for reference dir

initial commit