Added english language description, spaces and brackets for lhaux instruction

Added english language description, spaces and brackets for lhau instruction

Added english language description, spaces and brackets for lhzux instruction

Added spaces and brackets for lhzu instruction

indent lbz instruction description

Added spaces and brackets for lbzux instruction

indent text of lbzu description

whitespace additions on lbzu to make more like PDF,
also added brackets around regs

Added english description for lhzu instruction

Added english description for lhzu instruction

Added english description for lbzu instruction

Added english description for lbzux instruction

Added english description to lbz instruction

move DEFAULT_MSR handling from add_case to ISACaller

syscall: improve architecture detection

install pytest-subtests==0.11.0

generate syscalls.json

whitespace cleanup

Revert "skip broken test"

requested by luke:
https://bugs.libre-soc.org/show_bug.cgi?id=1193#c1

This reverts commit e0a4f19b2c90be84a77a4aa584c6d60e508d92f5.

Revert "Revert "fix bug where pseudo-code assignments modify more than just the variable being assigned to""

we need copy_assign_rhs

See https://bugs.libre-soc.org/show_bug.cgi?id=1066

This reverts commit bd3b54e83101217dc32da09083c6a3858fd7c600.

Revert "fix bug introduced by having to revert unauthorized addition of"

we need copy_assign_rhs

See https://bugs.libre-soc.org/show_bug.cgi?id=1066

This reverts commit 9dab88318a2938f14873804d83bf85ef9ae2fb93.

skip broken test

it wasn't obvious how to fix it, see https://bugs.libre-soc.org/show_bug.cgi?id=1193

fill in manually verified expected state for TrapTestCase.case_2_kaivb_test

based on the Programming Note on left side of PowerISA v3.1B page 1289 (1315)

format code

reduce mmap BLOCK_SIZE to 1 << 28 so it works on armv7a

syscall: handle architecture aliases

syscall: handle arm and aarch64 architectures

test_syscall: hardcode MSR validation

test_syscall: check MSR; update expected PC

isa/test_runner: support initial_msr parameter

isa/caller: return from interrupt upon syscall emulation

test_syscall: provide code for future SPR checks

isa/caller: refactor sc logic

test_caller: introduce syscall tests

isa/caller: enable host-backed memory for scemu

test/runner: introduce use_syscall_emu parameter

isa/caller: introduce use_syscall_emu parameter

isa/test_runner: support additional parameters

isa/caller: remove redundant check

isa/caller: provide sc and scv instructions wrapper

add extra comments to sc-rfid test

add a test which does both sc and rfid, and does rudimentary
checking that they are executed in expected order by setting some GPRs.
a whole bunch of NOPs were added to get the assembler to start at 0xc00
with a jump right at the start. terrible hack but does the job.

Added assert to check inner/outer results match

Replace flatten func with builtin reduce()

Readded the flatten func (removed accidentally)

add expected results to "sc" instruction in TrapTestCase.
this demonstrates how "sc" is meant to work in standard (system) mode.
this *may* be exactly what TestIssuer does, it will have to be checked

add SRR0 and SRR1 to list of special_regs in parser
which are not treated as "create on assign".

annoying - call the TRAP() function in system.mdwn "sc" instruction.
setting NIA and MSR is tricky, it involves reading some english text
that is very unclear (Book III section 4.3.1 which then in turn says
"go to section 7.5 page 1076").
given that we are not implementing hypervisor or LEV=1/2/3 it is just
simpler to call TRAP(0xc00)

fix bug introduced by having to revert unauthorized addition of
copy_assign_rhs

Revert "fix bug where pseudo-code assignments modify more than just the variable being assigned to"

This reverts commit 4e701a851536bba6648779c183293ba75e7ea7b8.

adding copy_assign_rhs was added without authorization or discussion and
is damaging the simulator

add sc test to TestTrapCases

add test_caller_trap.py which stunningly actually works reasonably well
(TrapTestCase has only previously been run on TestIssuer)

power_enums: mention sc and scv instructions

add "is_idle" capability to inorder.py so that after adding
instructions the pipeline continues to propagate

settting pushed_to_decode true

Added an extra unit test test_trace1

Added pure python mat multiply (outer and inner product versions). Made result printing parametrisable.

doh, use reduce on operator.add already

print expected flattened matrix results

Add assert

remove cruft, make comments clearer

Use flatten

Add flatten function, print expected

rename expected to results (actual results)

store integer results in expected array

simplify matmult test code

whitespace

whitespace

Add pure python matrix mul function

clarify prints and no conversion of integer input in maddld matrix test

add stub (non-working) matrix multiply using maddld

add basic isacaller inlining to poly1305-donna.py

accidentally commented-out matrix tests

whitespace

add error message showing which instructions have been barfed

fixed another serious bug, C should output to CSV

add rudementary test script

add python poly1305 test that uses random data input

fix huge bug with C poly1305 function call

added poly1305 random message tester

optional read of "Description" in pagereader.py

move repeated code block to mini function for reading indented lines

whoops should be 5x3 comment not 5x3

manually revert damaged caused by jacob to pseudocode parser
the purpose of the parser database is to preserve precisely and exactly
the data that is read in, such that it is possible to re-write it
precisely and exactly

jacob had destroyed that extremely important requirement by making
unauthorized modifications to this fundamental low-level code.

jacobs task is now to review the reversions and re-implement the
otherwise extremely valuable enhancements, but this time in a
way that listens to the project leader and administrators

Revert "demo moving pseudocode to separate file"

This reverts commit b5d9084971dd761683a3a164af24c673a608aa23.

Revert "add support for pseudocode being a [[!inline]] directive"

This reverts commit 43152e91f4530ddaef5cef2614b41e022c57fced.

Revert "ignore indented comments too"

This reverts commit 60f9f523f78cae9e357b61e6bc55ca1b323dfa14.

skip blank lines in pagereader.py pprint_ops()

code-comments

moving the temp array (t) along, so that adding to y is the same size
in bigmul python-based code. idea is to make everything line up
and be as uniform as possible, reduce number of instructions to bare min.
,

first attempt to create an Indexed Schedule, for bigmul powmod,
but it is not perfect. needs thought

fix divmod

in divmod algorithm log regexes that match against expected register values

test python_divmod_algorithm

format code

log asmop to LogKind.InstrInOuts too since only printing `.long 0xFOOBAR` isn't very useful

remove use of addc, use adde instead setting ca to zero.
eliminates one more unnecessary instruction.

reduce 4-repeats of identical code down to 1 copy with indices in powmod.py

add seeming-redundant addc/adde (actually part of big-mul-*add*)
which completes the pattern for REMAP transformation

convert basic_pypowersim to hex rather than broken octal (?)