Combine tests to check multiple clock domains

synth_xilinx -dff to work with abc too

Merge remote-tracking branch 'origin/master' into xaig_dff

Add 'abc9 -dff' to CHANGELOG

Update doc

Update comments

abc9 -keepff -> -dff; refactor dff operations

Merge pull request #1609 from YosysHQ/clifford/fix1596

Always create $shl, $shr, $sshl, $sshr cells with unsigned B inputs

Always create $shl, $shr, $sshl, $sshr cells with unsigned B inputs

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1601 from YosysHQ/eddie/synth_retime

"abc -dff" to no longer retime by default

Merge pull request #1608 from YosysHQ/eddie/ifndef_YOSYS

ifdef __ICARUS__ -> ifndef YOSYS

ifdef __ICARUS__ -> ifndef YOSYS

Merge pull request #1606 from YosysHQ/eddie/improve_tests

Fix a few issues in tests/arch/*

Revert insertion of 'reg', leave note behind

Merge pull request #1605 from YosysHQ/iopad_fix

iopad mapping should take care of existing io buffers

Fix anlogic async flop mapping

Clamp -46ps for FDPE* too

Get rid of (* abc9_keep *) in write_xaiger too

Cleanup abc9, update doc for -keepff option

Restore abc9 -keepff

attributes.count() -> get_bool_attribute()

Added a test case

take skip wire bits into account

Re-arrange FD order

Missing character

Do not do call equiv_opt when no sim model exists

Fix warnings

Call equiv_opt with -multiclock and -assert

Cleanup xilinx boxes

Cleanup ice40 boxes

Cleanup ecp5 boxes

parse_xaiger to not take box_lookup

parse_xaiger to reorder ports too

Add some abc9 dff tests

Do not re-order carry chain ports, just precompute iteration order

Update abc9_xc7.box comments

FDCE ports to be alphabetical

Fix attributes on $__ABC9_ASYNC[01] whitebox

Fix incorrect $__ABC9_ASYNC[01] box

write_xaiger: be more precise with ff_bits, remove ff_aig_map

Retry getting rid of write_xaiger's holes_mode

Revert "Get rid of holes_mode"

This reverts commit 7997e2a90fd37886241b7eb657408177ef7f6fa7.

Get rid of holes_mode

Add -D DFF_MODE to abc9_map test

Remove delay targets doc

write_xaiger to use scratchpad for stats; cleanup abc9

Grammar

Remove submod changes

Update timings for Xilinx S7 cells

Remove unused

Do not offset FD* box timings due to -46ps Tsu

Call "proc" if processes inside whiteboxes

Merge remote-tracking branch 'origin/master' into xaig_dff

Add CHANGELOG entry, add abc9_{flop,keep} attr to README.md

Tidy up abc9_map.v

Add "synth_xilinx -dff" option, cleanup abc9

Update doc that "-retime" calls abc with "-dff -D 1"

Disable synth_gowin -abc9 as it offers no advantages yet

Revert "Revert "synth_* with -retime option now calls abc with -D 1 as well""

This reverts commit 6008bb7002f874e5c748eaa2050e7b6c17b32745.

Revert "ABC to call retime all the time"

This reverts commit 9aa94370a54c016421740d2ce32ef0aa338d0dbd.

Grammar

Merge pull request #1589 from YosysHQ/iopad_default

Make iopad option default for all xilinx flows

Merge pull request #1599 from YosysHQ/eddie/retry_1588

Retry #1588 -- "write_xaiger: only instantiate each whitebox cell type once"

Merge pull request #1600 from YosysHQ/eddie/cleanup_ecp5

Nitpick cleanup for ecp5

Fix new tests

Merge remote-tracking branch 'origin/master' into iopad_default

Make test without iopads

Revert "Fix xilinx tests, when iopads are default"

This reverts commit 477e43d921d204c6bc6403109fea6506802c948c.

Update resource count

Nitpick cleanup for ecp5

Add #1598 testcase

write_xaiger: inherit port ordering from original module

Revert "Merge pull request #1598 from YosysHQ/revert-1588-eddie/xaiger_cleanup"

This reverts commit 92654f73ea92ee9e390c8ab50d8cb51c47a7ffa9, reversing
changes made to 3e14ff16676884a1f65cf0eeb0ca9cb1958b8804.

Merge branch 'master' of github.com:YosysHQ/yosys

write_xaiger: simplify c{i,o}_bits

Merge pull request #1598 from YosysHQ/revert-1588-eddie/xaiger_cleanup

Revert "write_xaiger: only instantiate each whitebox cell type once"

Revert "write_xaiger: only instantiate each whitebox cell type once"

Really fix it!

write_xaiger: fix arrival times for non boxes

fixed invalid char

iopadmap: Emit tristate buffers with const OE for some edge cases.

Merge pull request #1593 from YosysHQ/mwk/dsp48a1-pmgen

xilinx_dsp: Initial DSP48A/DSP48A1 support.

Minor nit fixes

Add DSP cascade tests

Fix OPMODE for PCIN->PCOUT cascades in xc6s, check B[01]REG too

Fix CEA/CEB check

Fix checking CE[AB] and for direct connections

Support unregistered cascades for A and B inputs

Add DSP48A* PCOUT -> PCIN cascade support

xilinx: Test our DSP48A/DSP48A1 simulation models.

Disable clock domain partitioning in Yosys pass, let ABC do it

write_xaiger to opt instead of just clean whiteboxes

xilinx_dsp: Initial DSP48A/DSP48A1 support.

Addressed review comments

iopad no op for compatibility with old scripts

Fix xilinx tests, when iopads are default

Make iopad option default for all xilinx flows

Merge pull request #1588 from YosysHQ/eddie/xaiger_cleanup

write_xaiger: only instantiate each whitebox cell type once

Merge remote-tracking branch 'origin/master' into xaig_dff

Add abc9_arrival times for RAM{32,64}M