tests: Check that Icarus can parse arch sim models

Signed-off-by: David Shah <dave@ds0.me>

Merge pull request #1137 from mmicko/cell_sim_fix

Simulation model verilog fix

Simulation model verilog fix

Improve opt_clean handling of unused public wires

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Improve BTOR2 handling of undriven wires

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix segfault on failed VERILOG_FRONTEND::const2ast, closes #1131

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Do not clean up buffer cells with "keep" attribute, closes #1128

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Escape scope names starting with dollar sign in smtio.py

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add more ECP5 Diamond flip-flops.

This includes all I/O registers, and a few more regular FFs where it
was convenient.

Add testcase from #335, fixed by #1130

Merge pull request #1130 from YosysHQ/eddie/fix710

memory_dff: walk through more than one mux for computing read enable

Fix spacing

Move only one consumer check outside of while loop

Merge pull request #1129 from YosysHQ/eddie/ram32x1d

Add RAM32X1D support

Merge pull request #1075 from YosysHQ/eddie/muxpack

Add new "muxpack" command for packing chains of $mux cells

Walk through as many muxes as exist for rd_en

Add test

Add RAM32X1D support

Merge pull request #1124 from mmicko/json_ports

Add upto and offset to JSON ports

Merge remote-tracking branch 'origin/master' into eddie/muxpack

Add 'muxcover -dmux=<cost>' and '-nopartial' to CHANGELOG

Merge pull request #1108 from YosysHQ/clifford/fix1091

Add support for partial matches to muxcover

Cope with $reduce_or common in case

Add more tests

Fix testcase

Fix spacing

Add doc

Add more muxpack tests, with overlapping entries

Fix up ExclusiveDatabase with @cliffordwolf's help

Merge branch 'master' into eddie/muxpack

Fix json formatting

Add upto and offset to JSON ports

Merge pull request #1123 from mmicko/fix_typo

Fix json frontend loading upto

Replace "muxcover -freedecode" with "muxcover -dmux=cost"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix typo

Merge pull request #1085 from YosysHQ/eddie/shregmap_improve

Improve shregmap to handle case where first flop is common to two chains

Merge pull request #1122 from YosysHQ/clifford/jsonports

Added JSON upto and offset

Added JSON upto and offset

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1121 from YosysHQ/ecp5-ccu2c-inv

ecp5: Improve mapping of $alu when BI is used

ecp5: Improve mapping of $alu when BI is used

Signed-off-by: David Shah <dave@ds0.me>

Merge pull request #1117 from bwidawsk/more-home

Add a few more filename rewrites

Merge pull request #1119 from YosysHQ/eddie/fix1118

Make genvar a signed type

Merge pull request #1116 from YosysHQ/eddie/fix1115

Sign extend unsized 'bx and 'bz values

Add "muxcover -freedecode"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix gcc invalidation behaviour for write_aiger

Improvements in muxcover

- Slightly under-estimate cost of decoder muxes
- Prefer larger muxes at tree root at same cost
- Don't double-count input cost for partial muxes
- Add debug log output

Missing a `clean` and `opt_expr -mux_bool` in test

Add test

Add support for partial matches to muxcover, fixes #1091

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Actually, there might not be any harm in updating sigmap...

Add comment as per @cliffordwolf

Add test

Make genvar a signed type

Add CHANGELOG entry

Extend sign extension tests

Maintain "is_unsized" state of constants

Revert "Fix sign extension when sign is 1'bx"

This reverts commit 0221f3e1c5b427678c5679027ee47ec7c0b8321d.

Add a few more filename rewrites

This now allows a full pipeline to work, something such as:
yosys -p "synth_ecp5 -json ~/work/fpga/prjtrellis/examples/ecp5_evn/blinky.v"

Otherwise, you will get something along the lines of:
ERROR: Can't open output file `~/work/fpga/prjtrellis/examples/ecp5_evn/blinky.v' for writing: No such file or directory

Signed-off-by: Ben Widawsky <ben@bwidawsk.net>

Remove leftover comment

Add test

Fix sign extension when sign is 1'bx

Fix typo, fixes #1095

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Improve shregmap help message, fixes #1113

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Update some .gitignore files

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix typo

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge branch 'towoe-unpacked_arrays'

Add proper test for SV-style arrays

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge branch 'unpacked_arrays' of https://github.com/towoe/yosys-sv into towoe-unpacked_arrays

Merge pull request #1111 from acw1251/help_summary_fixes

Fixed the help summary line for a few commands

Fixed small typo in ice40_unlut help summary

Fixed the help summary line for a few commands

Fix bug in #1078, add entry to CHANGELOG

Merge pull request #1109 from YosysHQ/clifford/fix1106

Add "read_verilog -pwires" feature

Add "read_verilog -pwires" feature, closes #1106

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1105 from YosysHQ/clifford/fixlogicinit

Improve handling of initial/default values

Unpacked array declaration using size

Allows fixed-sized array dimension specified by a single number.

This commit is based on the work from PeterCrozier
https://github.com/YosysHQ/yosys/pull/560.
But is split out of the original work.

Make tests/aiger less chatty

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add defvalue test, minor autotest fixes for .sv files

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Use input default values in hierarchy pass

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add defaultvalue attribute

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix handling of "logic" variables with initial value

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1100 from bwidawsk/home

Support ~ in filename parsing

Merge pull request #1104 from whitequark/case-semantics

Clarify switch/case semantics in RTLIL

Explain exact semantics of switch and case rules in the manual.

In RTLIL::Module::check(), check process invariants.

Support filename rewrite in backends

Signed-off-by: Ben Widawsky <ben@bwidawsk.net>

Support ~ for home directory

This is tested on Linux only

v2:
Wrap functioanlity in ifndef _WIN32 (eddiehung)
Find '~/' instead of '~' (cliffordwolf)

Signed-off-by: Ben Widawsky <ben@bwidawsk.net>

Merge remote-tracking branch 'origin/master' into eddie/muxpack

Merge pull request #1086 from udif/pr_elab_sys_tasks2

Fixed broken $error()/$info/$warning() on non-generate blocks (within always/initial blocks)

Add timescale and generated-by header to yosys-smtbmc MkVcd

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #829 from abdelrahmanhosny/master

Dockerfile for Yosys

Add shregmap -tech xilinx test

Revert "Try way that doesn't involve creating a new wire"

This reverts commit 2f427acc9ed23c77e89386f4fbf53ac580bf0f0b.

Try way that doesn't involve creating a new wire

Fixed brojen $error()/$info/$warning() on non-generate blocks
(within always/initial blocks)

If d_bit already in sigbit_chain_next, create extra wire

Add test

Elaborate muxpack doc

Merge remote-tracking branch 'origin/master' into eddie/muxpack

Add some more comments