write_cxxrtl: add support for $dlatch and $dlatchsr cells.

Also, fix codegen for $dffe and $adff.

write_cxxrtl: add support for $sr cell.

Also, fix the semantics of SET/CLR inputs of the $dffsr cell, and
fix the scheduling of async FF cells to consider ARST/SET/CLR->Q
as a forward combinatorial arc.

write_cxxrtl: add support for $slice and $concat cells.

write_cxxrtl: improve writable memory handling.

This commit reduces space and time overhead for writable memories
to O(write port count) in both cases; implements handling for write
port priorities; and simplifies runtime representation of memories.

write_cxxrtl: add support for hierarchical designs.

Hierarchical design simulations are generally much slower, but this
comes with a major increase in flexibility:
 1. Since the `flatten` pass currently does not support flattening
    of designs with processes, this is the only way to simulate such
    designs with cxxrtl.
 2. Support for hierarchy paves way for simulation black boxes,
    which are necessary for e.g. replacing PHYs with C++ code that
    integrates with the host system.

write_cxxrtl: avoid undefined behavior on out-of-bounds memory access.

After this commit, if NDEBUG is not defined, out-of-bounds accesses
cause assertion failures for reads and writes. If NDEBUG is defined,
out-of-bounds reads return zeroes, and out-of-bounds writes are
ignored.

This commit also adds support for memories that start with a non-zero
index (`Memory::start_offset` in RTLIL).

write_cxxrtl: statically schedule comb logic and localize wires.

This results in further massive gains in performance, modest decrease
in compile time, and, for designs without feedback arcs, makes it
possible to run eval() once per clock edge in certain conditions.

write_cxxrtl: elide wires for results of comb cells used once.

This results in massive gains in performance, equally massive
reduction in compile time, and improved readability.

write_cxxrtl: new backend.

This commit adds a basic implementation that isn't very performant
but implements most of the planned features.

Merge pull request #1857 from whitequark/splitnets-skip-processes

splitnets: skip modules with processes

Merge pull request #1875 from whitequark/read_ilang-int_overflow

Improve handling of integer literals in RTLIL frontend

Merge pull request #1886 from boqwxp/cleanup_connect

Clean up `passes/cmds/connect.cc`.

Clean up `passes/cmds/connect.cc`.

Add constids.inc to final install

If this is not present in the install, #include-ing most yosys
headers will fail in rtlil.h:380.

Merge pull request #1881 from hzeller/only-define-stdc-format-macros-if-not-already

aigerparse: only define __STDC_FORMAT_MACROS it not already before.

aigerparse: only define __STDC_FORMAT_MACROS it not already before.

Merge pull request #1814 from YosysHQ/mmicko/pyosys_makefile

Enable ENABLE_LIBYOSYS when ENABLE_PYOSYS is set (closes #1813)

Merge pull request #1874 from boqwxp/cleanup_show

Clean up `passes/cmds/show.cc`.

Merge pull request #1861 from boqwxp/cleanup_hierarchy_submod

Clean up `passes/hierarchy/submod.cc`.

read_ilang: improve style. NFC.

Co-Authored-By: Alberto Gonzalez <61295559+boqwxp@users.noreply.github.com>

Use more descriptive variable name.

Co-Authored-By: whitequark <whitequark@whitequark.org>

Use more descriptive variable name.

Co-Authored-By: whitequark <whitequark@whitequark.org>

Merge pull request #1870 from boqwxp/cleanup_setattr

Clean up `passes/cmds/setattr.cc`.

Merge pull request #1872 from boqwxp/cleanup_copy

Clean up private member usage in `passes/cmds/copy.cc`.

Merge pull request #1871 from boqwxp/cleanup_splice

Clean up `passes/cmds/splice.cc`.

Merge pull request #1869 from boqwxp/cleanup_connwrappers

Clean up `passes/cmds/connwrappers.cc`.

Merge pull request #1868 from boqwxp/cleanup_delete

Clean up `passes/cmds/delete.cc`.

Merge pull request #1867 from boqwxp/cleanup_stat

Clean up `passes/cmds/stat.cc`.

Merge pull request #1866 from boqwxp/cleanup_test_autotb

Clean up `passes/tests/test_autotb.cc`.

Merge pull request #1865 from boqwxp/cleanup_dfflibmap

Clean up `passes/techmap/dfflibmap.cc`.

Merge pull request #1863 from boqwxp/cleanup_techmap_extract

Clean up `passes/techmap/extract.cc`.

Merge pull request #1859 from boqwxp/design_duplicate

Add `-push-copy` option to the `design` command.

read_ilang: improve error message for overly long wires.

Fixes #1838.

read_ilang: detect overflow of integer literals.

Merge pull request #1873 from boqwxp/cleanup_bugpoint

Clean up private member usage in `passes/cmds/bugpoint.cc`.

Clean up `passes/cmds/show.cc`.

Clean up private member usage in `passes/cmds/bugpoint.cc`.

Clean up private member usage in `passes/cmds/copy.cc`.

Clean up `passes/cmds/splice.cc`.

Clean up `passes/cmds/setattr.cc`.

Clean up `passes/cmds/connwrappers.cc`.

Clean up `passes/cmds/delete.cc`.

Clean up `passes/cmds/stat.cc`.

Clean up `passes/tests/test_autotb.cc`.

Clean up `passes/techmap/dfflibmap.cc`.

Clean up `passes/techmap/extract.cc`.

Clean up `passes/hierarchy/submod.cc`.

Rename `-duplicate` to `-push-copy`.

Co-Authored-By: whitequark <whitequark@whitequark.org>

Merge pull request #1648 from YosysHQ/eddie/cmp2lcu

"techmap -map +/cmp2lcu.v" for decomposing arithmetic compares to $lcu

cmp2lcu: rename _90_lcu_cmp -> _80_lcu_cmp

cmp2lcu: fail if `LUT_WIDTH < 2

synth: only techmap cmp2{lut,lcu} if -lut

synth: use +/cmp2lcu.v in generic 'synth' too

Cleanup +/cmp2lut.v

synth_xilinx: techmap +/cmp2lut.v and +/cmp2lcu.v in 'coarse'

+/cmp2lcu.v to work efficiently for fully/partially constant inputs

+/cmp2lcu.v to work efficiently for fully/partially constant inputs

Refactor +/cmp2lcu.v into recursive techmap

Cleanup

Cleanup cmp2lcu.v

techmap +/cmp2lcu.v for decomposing arithmetic compares to $lcu

cmp2lut: comment out unused since 362f4f9

Add `-duplicate` option to the `design` command.

splitnets: skip modules with processes.

Merge pull request #1853 from YosysHQ/eddie/fix_dynslice

ast: cap dynamic range select to size of signal, suppresses warnings

Merge pull request #1767 from YosysHQ/eddie/idstrings

IdString: use more ID::*, make them easier to use, speed up IdString::in()

kernel: big fat patch to use more ID::*, otherwise ID(*)

simcells.v: Generate the fine FF cell types by a python script.

This makes adding more FF types in the future much more manageable.

Fixes #1824.

Merge pull request #1846 from dh73/ast_fe

Adding error message for when size (width) of number literal is zero

iopadmap: Fix z assignment to inout port

Fixes #1841.

Merge pull request #1842 from YosysHQ/mwk/fix-deminout-xz

deminout: prevent any constant assignment from demoting to input

kernel: IdString::in(const IdString &) as per @Tjoppen

kernel: fix formatting (thanks @boqwxp)

kernel: use C++11 fold hack to prevent recursion

Revert "kernel: IdString:in() to use perfect forwarding"

This reverts commit 7b2a85aedf24affc2e1202c78e70e6a317f5bf29.

Update backends/btor/btor.cc; credit @boqwxp

Co-Authored-By: Alberto Gonzalez <61295559+boqwxp@users.noreply.github.com>

kernel: separate IdString::put_reference() out to help inlining

kernel: IdString:in() to use perfect forwarding

kernel: use more ID::*

kernel: Use constids.inc for global/constant IdStrings

Merge pull request #1845 from YosysHQ/eddie/kernel_speedup

kernel: speedup by using more pass-by-const-ref

Bump YOSYS_VER

Signed-off-by: Claire Wolf <claire@symbioticeda.com>

Merge pull request #1770 from YosysHQ/claire/btor_symbols

Improve write_btor symbol handling

Merge pull request #1765 from YosysHQ/claire/btor_info

Add info-file and cover features to write_btor

Merge pull request #1777 from YosysHQ/claire/manyhot

Using LFSR counter for ezSAT::manyhot()

Improve ezsat onehot encoding scheme

Signed-off-by: Claire Wolf <claire@symbioticeda.com>

Using LFSR counter for ezSAT::manyhot()

The only user of this API right now is the puzzle3d benchmark and
it sees a slight reduction in CNF size from this, but the performance
difference is within the noise of measurement on my system.

Signed-off-by: Claire Wolf <claire@symbioticeda.com>

Merge pull request #1828 from YosysHQ/eddie/celltypes_speedup

kernel: share a single CellTypes within a pass

Merge pull request #1790 from YosysHQ/eddie/opt_expr_xor

opt_expr: optimise $xor/$xnor/$_XOR_/$_XNOR_ -s with constant inputs

Merge pull request #1789 from YosysHQ/eddie/opt_expr_alu

opt_expr: improve performance on $alu and $sub

Merge pull request #1844 from YosysHQ/dave/gen-source-loc

verilog: Add location info for generate constructs

Merge pull request #1852 from boqwxp/cleanup_synth_ice40

Fix indentation in `techlibs/ice40/synth_ice40.cc`.

verilog: Add location info for generate constructs

Signed-off-by: David Shah <dave@ds0.me>

ast: cap dynamic range select to size of signal, suppresses warnings

Merge pull request #1849 from boqwxp/cleanup_kernel_yosys

Clean up pseudo-private member usage in `kernel/yosys.cc`.

Merge pull request #1850 from boqwxp/cleanup_backends

Cleanup pseudo-private member usage and outdated `RTLIL::id2cstr()` in backends

Fix indentation in `techlibs/ice40/synth_ice40.cc`.

Update `RTLIL::id2cstr()` usage to `log_id`.

Merge pull request #1848 from YosysHQ/eddie/fix_dynslice

 ast: simplify to fully populate dynamic slicing case transformation

Clean up pseudo-private member usage in `backends/intersynth/intersynth.cc`.