remove the totally obsolete split cache

style: Use the correct m5 style for things relating to interrupts.

Regression: Add single and dual boot O3 regressions. They both take about 8 minutes to complete.

O3CPU: Undo Gabe's changes to remove hwrei and simpalcheck from O3 CPU.  Removing hwrei causes
the instruction after the hwrei to be fetched before the ITB/DTB_CM register is updated in a call pal
call sys and thus the translation fails because the user is attempting to access a super page address.

Minimally, it seems as though some sort of fetch stall or refetch after a hwrei is required. I think
this works currently because the hwrei uses the exec context interface, and the o3 stalls when that occurs.

Additionally, these changes don't update the LOCK register and probably break ll/sc. Both o3 changes were
removed since a great deal of manual patching would be required to only remove the hwrei change.

Automated merge with ssh://daystrom.m5sim.org//z/repo/m5

need to add packet_access.hh in order to get tempalte definition

get rid of local variable that's only used in an assert so fast compiles

Automated merge with ssh://daystrom.m5sim.org//z/repo/m5

This function declaration isn't used anywhere.
 HG: user: Lisa Hsu <hsul@eecs.umich.edu> HG: branch default HG: changed
src/mem/cache/cache.hh

eventq: make python events actually work

eventq: revert code for unserializing events.
Since I never implemented a proper solution, put it back to something that
at least works for now.  Once I add more event queues, I'll have to really
fix this though

CPU: Explain why some code is commented out.

Get rid of some commented out code.

X86: Set the delayed commit flag in x86 microops appropriately.

X86: Make the local APIC timer event generate an interrupt.

X86: Implement the EOI register in the local APIC.

X86: Add some DPRINTFs to the local APIC.

X86: Make auto eoi mode work in the I8259 PIC.

X86: Make non-specific EOI commands work.

X86: Make the I8259 PIC accept a specific EOI command.

X86: Fix the segment setting code in IRET, and make it restore the flags.

X86: Panic when an unimplemented fault is invoked, rather than spinning forever

X86: Implement the swapgs instruction.

X86: Add wrval/rdval microops for reading significant miscregs.

X86: Make the x86 interrupt fault kick off the interrupt microcode.

X86: Implement entering an interrupt in microcode.

X86: Make sure register microops set fault rather than returning one.

X86: Implement an wrdh microop which loads bases/offsets from 16 byte descriptors.

X86: Make the MicroPC type 16 bit.

X86: Implement local labels for the ROM that actually refer into the ROM.

X86: Implement the chks check of interrupt gate target code segments.

X86: Add a check type for interrupt gates.

X86: Fix chks checking the submode for stack segments.

X86: Let segment manipulation microops be conditional.

X86: Let the microassembler know about the microcode only H segment.

X86: Fix the rdbase microop

X86: Don't fetch in the simple CPU if you're in the ROM.

Get rid of old RegContext code.

X86: Create a handy way to access labels from the ROM in microcode.

X86: Make X86's microcode ROM actually do something.

CPU: Make the highest order bit in the micro pc determine if it's combinational or from the ROM.

CPU: Create a microcode ROM object in the CPU which is defined by the ISA.

X86: Create an eret microop which returns from ROM to combinational decoding.

X86: Make Br never report itself as the last microop.

X86: Create a SeqOp class of microops and make Br one of them.

X86: Update the stats for cpuid's new implementation

X86: Implement CPUID with a magical function instead of microcode.

X86: Fix the ordering of special physical address ranges.

X86: Create a mechanism for the IO APIC to access I8259 vectors.

X86: Actually use the extra vector bits we get from ICW2.

X86: Make the local APIC process interrupts and send them to the CPU.

X86: Make the local APIC handle interrupt messages from the IO APIC.

X86: Change the default value for the IO APIC redirection table.

X86: Make the bases for x86 fault class public.

X86: Make APICs communicate through the memory system.

Create a message port for sending messages as apposed to reading/writing a memory range.

X86: Add a LocalApic trace flag.

X86: Make the local APIC accessible through the memory system directly, and make the timer work.

Turn Interrupts objects into SimObjects. Also, move local APIC state into x86's Interrupts object.

CPU: Eliminate the get_vec function.

CPU: Add a getInterruptController function

X86: Add entries for the IO APIC to the MP table.

X86: Create an IO APIC device.

X86: Set up a mechanism for the I8254 timer to cause interrupts.

X86: Add an Intel MP table to the simulation.

CPU: Eliminate the simPalCheck funciton.

CPU: Eliminate the hwrei function.

X86: Rename the PC device to Pc.

--HG--
rename : src/dev/x86/PC.py => src/dev/x86/Pc.py

X86: Bring the South Bridge device into dev/x86 and get rid of south_bridge directory.

--HG--
rename : src/dev/x86/south_bridge/SouthBridge.py => src/dev/x86/SouthBridge.py
rename : src/dev/x86/south_bridge/south_bridge.cc => src/dev/x86/south_bridge.cc
rename : src/dev/x86/south_bridge/south_bridge.hh => src/dev/x86/south_bridge.hh

X86: Change I8254 and PCSpeaker devices from subdevices to SimObjects and eliminate subdevices.

--HG--
rename : src/dev/x86/south_bridge/i8254.cc => src/dev/x86/i8254.cc
rename : src/dev/x86/south_bridge/i8254.hh => src/dev/x86/i8254.hh
rename : src/dev/x86/south_bridge/speaker.cc => src/dev/x86/speaker.cc
rename : src/dev/x86/south_bridge/speaker.hh => src/dev/x86/speaker.hh

Devices: Make the Intel8254Timer device only use pointers to its counters.

X86: Make the CMOS and I8259 devices use IntDev and IntPin.

X86: Create the IntDev and IntPin system.

The IntDev class is a base for anything that supports IntPins. IntPins allow
devices to generically trigger interrupts on a particular pin of an IntDev
device without having to know what the device is or what pin they're attached
to.

X86: Hook the CMOS device to the I8259 PICs.

X86: Make the I8259 decipher the commands it's given, and add some of it's registers.

X86: Change the I8259 from a subdevice into a real SimObject.

--HG--
rename : src/dev/x86/south_bridge/i8259.cc => src/dev/x86/i8259.cc
rename : src/dev/x86/south_bridge/i8259.hh => src/dev/x86/i8259.hh

X86: Change the CMOS from a sub-device to a real SimObject

--HG--
rename : src/dev/x86/south_bridge/cmos.cc => src/dev/x86/cmos.cc
rename : src/dev/x86/south_bridge/cmos.hh => src/dev/x86/cmos.hh

TLB: Make all tlbs derive from a common base class in both python and C++.

X86: Create SimObjects in python and C++ to represent the ACPI system description tables.

X86: Make the time on the RTC configurable.

X86: Create SimObjects in python and C++ to represent the Intel MP tables.

cprintf: properly deal with pointer types

swig: Add in a %rename to allow the same name to appear in multiple namespaces.

Rename the info function to inform to avoid likely name conflicts

automerge

output: Make panic/fatal/warn more flexible so we can add some new ones.
The major thrust of this change is to limit the amount of code
duplication surrounding the code for these functions.  This code also
adds two new message types called info and hack.  Info is meant to be
less harsh than warn so people don't get confused and start thinking
that the simulator is broken.  Hack is a way for people to add runtime
messages indicating that the simulator just executed a code "hack"
that should probably be fixed.  The benefit of knowing about these
code hacks is that it will let people know what sorts of inaccuracies
or potential bugs might be entering their experiments.  Finally, I've
added some flags to turn on and off these message types so command
line options can change them.

gdb: add a debugging function that enters the python interpreter.

jobfile: Add support for dictionaries as jobfile options.
If the same dictionary option is seen in several options, those
dictionaries are composed.  If you define the same dictionary key in
multiple options, the system flags an error.
Also, clean up the jobfile code so that it is more debuggable.

python: Add a utility for nested attribute dicts.
Change attrdict so that attributes that begin with an underscore don't
go into the dict.

misc: remove #include <cassert> from misc.hh since not everyone needs it.

X86: Turn SMBios structures into simobjects.

X86: Add a couple comments to the bios SConscript

X86: Split makeLinuxX86System into makeLinuxX86System and makeX86System.

X86: Move the smbios objects into a folder for BIOS objects.

X86: Fix compilation with new eventq API.

SimObjects: Clean up handling of C++ namespaces.
Make them easier to express by only having the cxx_type parameter which
has the full namespace name, and drop the cxx_namespace thing.
Add support for multiple levels of namespace.

range_map: Add a method to find which range a single value falls into.

style: conform to M5 style.

mem: Add a method for setting the time on a packet.

eventq: convert all usage of events to use the new API.
For now, there is still a single global event queue, but this is
necessary for making the steps towards a parallelized m5.