Added English Language description for sth instruction

Added English Language description for stbux instruction

Added English Language description for stbu instruction

Added English Language description for stbx instruction

Added English Language description for stb instruction

manually revert damaged caused by jacob to pseudocode parser
the purpose of the parser database is to preserve precisely and exactly
the data that is read in, such that it is possible to re-write it
precisely and exactly

jacob had destroyed that extremely important requirement by making
unauthorized modifications to this fundamental low-level code.

jacobs task is now to review the reversions and re-implement the
otherwise extremely valuable enhancements, but this time in a
way that listens to the project leader and administrators

Revert "demo moving pseudocode to separate file"

This reverts commit b5d9084971dd761683a3a164af24c673a608aa23.

Revert "add support for pseudocode being a [[!inline]] directive"

This reverts commit 43152e91f4530ddaef5cef2614b41e022c57fced.

Revert "ignore indented comments too"

This reverts commit 60f9f523f78cae9e357b61e6bc55ca1b323dfa14.

skip blank lines in pagereader.py pprint_ops()

code-comments

moving the temp array (t) along, so that adding to y is the same size
in bigmul python-based code. idea is to make everything line up
and be as uniform as possible, reduce number of instructions to bare min.
,

first attempt to create an Indexed Schedule, for bigmul powmod,
but it is not perfect. needs thought

fix divmod

in divmod algorithm log regexes that match against expected register values

test python_divmod_algorithm

format code

log asmop to LogKind.InstrInOuts too since only printing `.long 0xFOOBAR` isn't very useful

remove use of addc, use adde instead setting ca to zero.
eliminates one more unnecessary instruction.

reduce 4-repeats of identical code down to 1 copy with indices in powmod.py

add seeming-redundant addc/adde (actually part of big-mul-*add*)
which completes the pattern for REMAP transformation

convert basic_pypowersim to hex rather than broken octal (?)

code-cleanup, bit of comments, copyright, blah blah, link to bugreport
all preparation before doing code-morph on simple-demo to work out how
to demonstrate REMAP Indexed (then BigMul) viability

add what is currently a duplicate of python_mul_algorithm, plan is to
morph python_mul_algorithm2 to be "REMAP"-friendly

working on adding divmod 512x256 to 256x256

log writing CA[32]/OV[32] for OP_ADD

add unit test for mcrxrx

fix mcrxrx

fix concat when the first argument is a FieldSelectableInt

fix wrong register in docs

256x256-bit mul no longer broken since bug #1161 was fixed

Added english language description and brackets for lmw instruction

Added english language description and brackets for ldbrx instruction

Added english language description and brackets for lwbrx instruction

Added english language description and brackets for lhbrx instruction

add MemMMap tests

skip zero words when iterating words in MemMMap

format src/openpower/decoder/isa/test_mem.py

add basis of Context Manager for capturing which inputs and outputsa
are involved in a carry-roll-over math primitive.
also very useful to generate (automated) unit tests

minor alteration of reporting hash in mini-test of poly1305-donna.py

detect if add arg2 is greater than 7 and ignore it for poly1305 tracking.
this allows narrowing down of some data for test purposes

add an intercept (on all poly1305-donna.py math primitives)
but only do a report on ADD and ADDLO, for now

add link to poly1305-design (really good)

allow intercept on dsrd (rename DSRD) in poly13005-donna.py

provide intercepts of 64/128-bit math primitives that still look
like poly1305-donna-64bit.h

convert all use of "+" to ADD(a,b) in order to prepare to intercept
it and make a note of any "carry-roll-over" in poly1305-donna.py

switch UTF-8 validation tests to use MemMMap so it gets some testing

add MemMMap class

https://bugs.libre-soc.org/show_bug.cgi?id=1173

split out most Mem methods into MemCommon base class

format mem.py

syscalls: fix syscall arguments

syscalls: introduce syscall arguments length

syscalls: fix sys_ni_syscall call

syscalls: fix default table path

make scalar EXTRA2 encoding match between tables and algorithms

corresponding libreriscv.git commit: 7a232bcca2
Fixes: https://bugs.libre-soc.org/show_bug.cgi?id=1161

format code

Revert "fix PowerDecoder2 to properly decode scalar EXTRA2"

Luke wants all changes to EXTRA2/3 decoding to be in one commit, restore to original state

This reverts commit 630dfa6c8b6633d66d1a41368dfad927754846ed.

syscalls: support ppc/ppc64 ecall generators

syscalls: introduce ecall generator

syscalls: canonicalize entries

syscalls: reorder generic entries

syscalls: introduce generation mode

syscalls: support RISC-V architectures

use setuptools-scm from debian instead of pip

syscalls: support generic system calls

syscalls: introduce Syscall class

syscalls: fix ctypes syscall

syscalls: support identifiers iteration

syscalls: support identifiers lookup

syscalls: adjust syscall name

add english language description for lbzupx

Added brackets for lwax instruction

Added brackets for lhzx instruction

Added brackets for lhzx instruction

Added english language description, spaces and brackets for lq instruction

Added english language description, spaces and brackets for ldux instruction

Added english language description, spaces and brackets for ldu instruction

Added english language description, spaces and brackets for ldx instruction

Added english language description, spaces and brackets for ld instruction

Added english language description, spaces and brackets for lwaux instruction

Added english language description, spaces and brackets for lwax instruction

Added english language description, spaces and brackets for lwa instruction

Added english language description, spaces and brackets for lwzux instruction

Added english language description, spaces and brackets for lwzu instruction

Added english language description, spaces and brackets for lwzx instruction

Added brackets for lhaux instruction

Added english language description, spaces and brackets for lwz instruction

Added english language description, spaces and brackets for lhax instruction

Added  brackets for lha instruction

Added english language description, spaces and brackets for lha instruction

Added english language description, spaces and brackets for lhzx instruction

Added english language description, spaces and brackets for lhz instruction

Added english language description, spaces and brackets for lbzx instruction

add lbzup english description based on lbzu

Added english language description, spaces and brackets for lhaux instruction

Added english language description, spaces and brackets for lhau instruction

Added english language description, spaces and brackets for lhzux instruction

Added spaces and brackets for lhzu instruction

indent lbz instruction description

Added spaces and brackets for lbzux instruction