soc/cores/uart: rename UARTMultiplexer to RS232PHYMultiplexer. UARTMultiplexer now acts on serial signals (tx/rx)

soc_core: add csr_expose parameter to be able to expose csr bus (useful when design is integrated in another)

bios/sdram: improve read leveling (artix7 read-leveling is now done automatically at startup)

bios/sdram: fix compilation with no write leveling

Merge pull request #79 from xobs/fix-vexriscv-data-read

vexriscv: debug: fix reading DATA register

vexriscv: debug: fix reading DATA register

The REFRESH register accepts an 8-bit address and determines which
register to refresh.  Since there are only two addresses currently in
use, this register can be either 0x00 or 0x04.

A refactor replaced the compare with one that checked for any 0 bits.
Since both 0x00 and 0x04 have 0 bits, this check always evaluated as
true, causing the logic to always refresh the CORE register.

Replace this check with an explicit check for 0x00.

Signed-off-by: Sean Cross <sean@xobs.io>

Merge pull request #78 from xobs/vexriscv_debug_bridge

Add Vexriscv debug bridge

setup: add vexriscv_debug to list of entrypoints

Add the vexriscv_debug program to the list of scripts created when
installing this module.  This program is a simple bridge that allows
openocd to talk to the vexriscv core so it can be debugged.

Signed-off-by: Sean Cross <sean@xobs.io>

tools: vexriscv_debug: add debug bridge

Add a bridge that uses litex_server to go from openocd to wishbone.

Signed-off-by: Sean Cross <sean@xobs.io>

cores/cpu/vexriscv: create variants: None and "debug", some cleanup

core/cpu/vexriscv/core: improve indentation

Merge pull request #77 from xobs/debug-vexriscv-enjoy

Enable support for vexriscv debugging

platforms/arty_s7: keep up to date with Migen

soc_core: uart: add a reset line to the UART

Enable resetting the UART by adding a ResetInserter to the UART.

The UART must be reset when resetting the softcore.

Signed-off-by: Sean Cross <sean@xobs.io>

soc: integration: use the new cpu_debugging flag for vexriscv

Allow a new cpu_debugging flag to be passed to the constructor to
enable in-circuit live debugging of the softcore under gdb.

Signed-off-by: Sean Cross <sean@xobs.io>

soc: vexriscv: add cpu debug support

Add support for debugging the CPU, and gate it behind a new cpu_debug
parameter.  With this enabled, a simple Wishbone interface is provided.

The debug version of the core adds two 32-bit registers to the CPU.
The register at address 0 indicates status, and is used to halt
and reset the core.

The debug register at address 4 is used to inject opcodes into the
core, and read back the result.

A patched version of OpenOCD can be used to attach to this bus via
the Litex Ethernet or UART bridges.

Signed-off-by: Sean Cross <sean@xobs.io>

vexriscv: verilog: pull debug-enabled verilog

The upstream vexriscv repo now generates both the current VexRiscv.v
softcore, as well as VexRiscv-Debug.v.  This -Debug varient exposes
their specialized debug bus that allows for attaching a modified version
of openocd.

Sync the litex repo with the upstream version to take advantage of debug
support.

Signed-off-by: Sean Cross <sean@xobs.io>

platforms/arty: merge with Migen

platforms/kc705: keep up to date with Migen

platforms/de0nano: keep up to date with Migen

README/boards: add precision on Migen's platforms

bios/sdram: also check for last read of scan to choose optimal window

bios/main: add cpu frequency to banner

bios/sdram: check for optimal read window before doing read leveling, increment bitslip if not optimal.

soc/cores/code_8b10b: update (from misoc)

bios/sdram: use new phy, improve scan, allow disabling high skew

software/bios: fix picorv32 boot_helper

bios/sdram: add write/read leveling scans

boards: add genesys2 (platform with clk/serial/dram/ethernet + target)

soc_core: remove assert on interrupt (added to catch design issues, but too restrictive for some usecases)

soc/integration/cpu_interface: add shadow_base parameter

Merge pull request #75 from xobs/bios-windows-build

soc: bios: fix windows build

soc: bios: fix windows build

The BIOS builds just fine on Windows, but afterwards tries to run
`chmod`.  This command does not exist on Windows, and is unnecessary.

Add a conditional guard to prevent this command from running on Windows.

Signed-off-by: Sean Cross <sean@xobs.io>

targets: change a7/k7ddrphy imports to s7ddrphy

soc/cores/cpu: add add_sources static method

When creating SoC with multiple sub-SoC already generated, we need an
easy way to add cpu sources.

Merge pull request #72 from bunnie/fix_riscv_boothelper

fix the vexriscv boot helper

fix the vexriscv boot helper

Merge pull request #71 from DeanoC/master

Fix for missing connectors for arty boards

Fix for missing connectors for arty boards

litex_term: cleanup getkey and revert default settings on KeyboardInterrupt

README: add list of supported CPUs/Cores and add link to tutorials

soc/integration/cpu_interface: use riscv64 toolchain instead of riscv32 (prebuild toolchain for windows can be found at gnutoolchains.com/)

add VexRiscv support (imported/adapted from misoc)

add VexRiscv submodule

allow multiple riscv32 softcores (use picorv32 cpu_type instead of riscv32)

build: use our own fhdl/verilog code (needed to avoid combinatorial loop in simulation)

soc/intergration/soc_core: don't delete uart/timer0 interrupts

xilinx/programmer: fix programmer

build/xilinx/vivado: add vivado ip support

soc_core: uncomment uart interrupt deletion

gen/sim: fix import to use litex simulator instead of migen simulator

build/xilinx/common/XilinxDDROutputImplS6: DDR_ALIGNMENT="C0" requires SRTYPE to be "ASYNC"

bios/sdram: update kuddrphy initialization procedure

soc/software/main: go to new line at startup

software/bios/main: add missing space

soc/integration/soc_core: improve error message for missing csrs

Merge pull request #68 from mithro/improve-csr-missing-error-message

Improving error message when csr name is not found.

Merge pull request #69 from mithro/conda-support

Adding conda environment and simple travis build

travis: Adding some color.

travis: Move the conda install into script so it can be folded.

travis: Making the output more readable.

travis: Build all the SoCs (without gateware).

 - TODO: Build the simulator SoC.

Adding a travis config which tests the conda environment still works.

Adding conda environment example.

This is a very light weight way of doing something similar to the
litex-buildenv.

Improving error message when csr name is not found.

Before;
```
"/usr/local/lib/python3.5/dist-packages/litex-0.1-py3.5.egg/litex/soc/integration/soc_core.py",
line 258, in get_csr_dev_address
return self.csr_map[name]
KeyError: 'core'
```

Now;
```
Traceback (most recent call last):
  File "XXXX/github/enjoy-digital/litex/litex/soc/integration/soc_core.py", line 259, in get_csr_dev_address
    return self.csr_map[name]
KeyError: 'ddrphy'

The above exception was the direct cause of the following exception:

Traceback (most recent call last):
  ...
  File "XXXX/github/enjoy-digital/litex/litex/soc/interconnect/csr_bus.py", line 199, in scan
    mapaddr = self.address_map(name, None)
  File "XXXX/github/enjoy-digital/litex/litex/soc/integration/soc_core.py", line 269, in get_csr_dev_address
    ) from e
RuntimeError: Unable to find ddrphy in your SoC's csr address map.

Check BaseSoC.csr_map in XXXX/github/enjoy-digital/litex/litex/boards/targets/arty.py

Found l2_cache, timer0, ddrphy2, buttons, sdram, identifier_mem, uart, uart_phy, leds, crg in the csr_map
```

Merge pull request #67 from cr1901/vivado-paths

xilinx/vivado: Provide a fallback mechanism for using the same root f…

Merge pull request #65 from cr1901/tinyfpga-serial

platforms/tinyfpga_b: Move serial peripheral out of default I/O, make it

xilinx/vivado: Provide a fallback mechanism for using the same root for Vivado and ISE toolchains.

build/xilinx/platform: fix merge

Merge pull request #66 from cr1901/arty_s7

boards/arty_s7: Fix IOStandard on System Clock.

boards/arty_s7: Fix IOStandard on System Clock.

README: add migen installation to quick start guide

build/xilinx/vivado: revert toolchain_path

build: fix merge

build: merge with migen.build 27beffe7

boards/kcu105: regroup sfp tx and rx

platforms/tinyfpga_b: Move serial peripheral out of default I/O, make it
optional via `add_extension`.

README: add section for newcomers

README: cleanup

README: update, migen is no longer forked

replace litex.gen imports with migen imports

remove migen fork from litex

bump to 0.2.dev

uniformize with litex cores and make things more clear about what LiteX vs Migen/MiSoC

Merge pull request #64 from q3k/q3k/axi4lite

Preliminary AXI4Lite support: CSR bridge

Change AXI interface and tidy code

Inspired by parts of https://github.com/peteut/migen-misc/

Preliminary AXI4Lite CSR bridge support

This change introduces an AXI4Lite to CSR bridge. Hopefully it will
become extended in the future with full AXI support and more structures
(Wishbone bridge, interconnect, ...). For now this will do.

The bridge has been simulated (and includes an FHDL testbench) and
tested in hardware (on a Zynq 7020).

Merge pull request #60 from q3k/for-upstream/top-level-module-selection

Top module selection (for Verilator and Diamond)

Merge pull request #57 from rohitk-singh/master

WIP - BIOS: Flashboot without main ram

board/targets/nexys4ddr: use MT47H64M16

boards/platforms/nexys4ddr: add user_sw, user_btn, fix ddr3

boards: add nexys4ddr

Merge pull request #61 from PaulSchulz/master

platform/arty.py: Move Pmod definitions to 'connectors' section.

Merge pull request #63 from cr1901/arty_s7

boards/platforms: Add Arty S7 Board.

boards/platforms: Add Arty S7 Board.

Merge branch 'master' of https://github.com/enjoy-digital/litex into upstream

software/common: revert PYTHON to python3 (since breaking things)

bios: fix riscv processor print

sim: rename top module to dut and use --top-module parameter (needed for picorv32 simulation)

platform/arty.py: Move Pmod definitions to 'connectors' section.