Fixed typo in cover id

Added "make clean-abc"

Further improved "make" prettiness

Replaced more old SigChunk programming patterns

Updated ABC to hg id "b1e63d18768d"

Added cover() calls to opt_const

Added cover_list() API

Added "make SMALL=1"

Now "make PRETTY=1" is the default setting

Added percentage display to "make PRETTY=1"

Added "make PRETTY=1"

Added "cover" command

Some improvements in SigSpec packing/unpacking and checking

Now using a dedicated ELF section for all coverage counters

Small changes regarding cover() and check() in SigSpec

Renamed RELEASE_CHECKLIST -> CHECKLIST

Added support for YOSYS_COVER_FILE env variable

Added cover() calls to RTLIL::SigSpec methods

Added support for YOSYS_COVER_DIR env variable

Added cover() API

Added RELEASE_CHECKLIST

Added "make config-gcc-4.7"

Added "make vloghtb"

Added hashing to RTLIL::SigSpec relational and equal operators

Disabled RTLIL::SigSpec::check() in release builds

Fixed release build

Various fixes in Verific frontend for new RTLIL API

Added RTLIL::SigSpec::repeat()

Various small fixes (from gcc compiler warnings)

Removed RTLIL::SigSpec::optimize()

Turned RTLIL::SigSpec::optimize() to a no-op: a packed SigSpec is now always optimized

Fixed manual/CHAPTER_Prog/stubnets.cc

Removed RTLIL::SigSpec::expand() method

Added eclipse .setting folder to .gitignore

Fixed all users of SigSpec::chunks_rw() and removed it

Replaced RTLIL::SigSpec::operator!=() with inline version

Merge branch: Refactoring {SigSpec|SigChunk}(RTLIL::Wire *wire, ..) constructor

Refactoring {SigSpec|SigChunk}(RTLIL::Wire *wire, ..) constructor -- step 3/3

Refactoring {SigSpec|SigChunk}(RTLIL::Wire *wire, ..) constructor -- step 2/3

Refactoring {SigSpec|SigChunk}(RTLIL::Wire *wire, ..) constructor -- step 1/3

Some cleanups in RTLIL::SigChunk::SigChunk(const RTLIL::Const&)

SigSpec refactoring: More cleanups of old SigSpec use pattern

SigSpec refactoring: Added RTLIL::SigSpecIterator

SigSpec refactoring: cleanup of old SigSpec usage in fsm_* commands

Fixed memory corruption with new SigSpec API in proc_mux

SigSpec refactoring: added RTLIL::SigSpec::operator[]

fixed memory leak in fsm_opt

SigSpec refactoring: rewrote some RTLIL::SigSpec methods to use unpacked form

Removed RTLIL::SigChunk::compare()

SigSpec refactoring: added RTLIL::SigSpec::bits() and pack/unpack api

SigSpec refactoring: change RTLIL::SigSpec::chunks() to be read-only, created interim RTLIL::SigSpec::chunks_rw()

SigSpec refactoring: change RTLIL::SigSpec::size() to be read-only

SigSpec refactoring: using the accessor functions everywhere

SigSpec refactoring: renamed the SigSpec members to chunks_ and width_ and added accessor functions

SigSpec refactoring: renamed chunks and width to __chunks and __width

Fixed ilang parsing of process attributes

Fixed make rules for ilang parser

Use "opt -fine" in test/vloght/test_mapopt.sh

Added "opt_const -keepdc"

Added mul to mux conversion to "opt_const -fine"

Added "opt_const -fine" and "opt_reduce -fine"

Added "autoidx" statement to ilang file format

Added opt_const support for simple identities

Various improvements in test/vloghtb

Added support for scripts with labels

Replaced depricated NEW_WIRE macro with module->addWire() calls

Removed deprecated module->new_wire()

Wider range of cell types supported in "share" pass

Bugfix in satgen for cells with wider in- than outputs.

Added module->remove(), module->addWire(), module->addCell(), cell->check()

Added log_ping()

Use ezSAT::non_incremental() in "share" pass

Added ezSAT::keep_cnf() and ezSAT::non_incremental()

Fixed ezSAT stand-alone build

Updated minisat

Using relative path names in minisat headers

Added yet another resource sharing test case

Added support for resource sharing in mux control logic

Added "select -assert-count"

Supercell creation for $div/$mod worked all along, fixed test benches

Improved tests/share/generate.py

Fixed creation of shift supercells in "share" pass

Small fix in tests/vloghtb/run-test.sh

Activated tests/share in "make test"

Added "miter -equiv -flatten"

Added call_on_selection() and call_on_module() API

Added tests/vloghtb/test_share.sh

Added tests/share for testing "share" supercell creation

Added "share" supercell creation

Added removing of always inactive cells to "share" pass

Progress in "share" pass

Added std::set<RTLIL::SigBit> to RTLIL::SigSpec conversion

Added SIZE() macro

Added log_cell()

Progress in "share" pass

Added tests/vloghtb

Use functions instead of always blocks for $mux/$pmux/$safe_pmux in verilog backend

Added support for $bu0 to verilog backend

Started to implement real resource sharing

Fixed log_id() memory corruption