softpipe: don't assert when creating surfaces with multiple layers

We can't handle them yet, however we can safely just warn (we will
just render to first layer, which is fine since we can't handle
rendertarget system value neither).
Also make behavior more predictable with buffer surfaces
(it would sometimes hit bogus asserts because of the union in the surface,
instead create the surface but assert when trying to set a buffer
in the framebuffer).

Reviewed-by: Jose Fonseca <jfonseca@vmware.com>

llvmpipe: Fix geometry shader token leak.

Trivial. Matches softpipe's code.

radeon/llvm: Add missing license headers

Signed-off-by: Tom Stellard <thomas.stellard@amd.com>

radeon/llvm: Make radeon_llvm_util.cpp a C file

All the functions in this file are now implemented in C.

radeon/llvm: Optimize radeon_llvm_strip_unused_kernels()

Just delete unused kernels rather than marking them as internal and
running the GlobalDCE pass.

Also implement this function in C and inline it into
radeon_llvm_get_kernel_module()

radeon/llvm: Implement radeon_llvm_get_kernel_module() using the C API

radeon/llvm: Implement radeon_llvm_get_num_kernels() using the C API

radeon/llvm: Implement radeon_llvm_parse_bitcode() using C API

Also make the function static since it is not used anywhere else.

r600g/llvm: Move llvm wrapper functions into the radeon directory

Properly check GLX_INDIRECT_RENDERING in glapi/tests/check_table

Actually use $DEFINES, so we can see if GLX_INDIRECT_RENDERING is defined

If GLX_INDIRECT_RENDERING is defined,  _GLAPI_SKIP_PROTO_ENTRY_POINTS will
be defined, and libglapi won't contain the 'protocol entry points', so we
should provide stubs in check_table.cpp

Fix glapi/tests/check_table.cpp for standardized OpenGL function names

It looks like this has been broken since commit
1a1db1746db82efc7f0643508886dfc78a15eb71 "Standardize names of OpenGL
functions."

Signed-off-by: Jon TURNEY <jon.turney@dronecode.org.uk>

Fix out-of-tree build of 'make check' in src/mapi/glapi/tests/

Signed-off-by: Jon TURNEY <jon.turney@dronecode.org.uk>

scons: Define PACKAGE_VERSION/BUGREPORT globally.

Fixes the scons build.

tests: Add $(top_srcdir)/include to AM_CPPFLAGS.

Fixes this build error with make check.

  CC     collision.o
In file included from ../../../../../src/mesa/main/hash_table.h:34:0,
                 from collision.c:31:
../../../../../src/mesa/main/compiler.h:51:53: fatal error: c99_compat.h: No such file or directory

Signed-off-by: Vinson Lee <vlee@freedesktop.org>

scons: Define PACKAGE_xxx

Should get the builds going again.

docs: rewrite the OSMesa info / instructions

Reviewed-by: José Fonseca <jfonseca@vmware.com>

configure: wire-up new OSMesa gallium state tracker and target

Reviewed-by: José Fonseca <jfonseca@vmware.com>

target/osmesa: add new Makefile.am

Reviewed-by: José Fonseca <jfonseca@vmware.com>

targets/osmesa: new OSMesa gallium target

Reviewed-by: José Fonseca <jfonseca@vmware.com>

st/osmesa: add new Makefile.am

Reviewed-by: José Fonseca <jfonseca@vmware.com>

st/osmesa: new OSMesa gallium state tracker

Reviewed-by: José Fonseca <jfonseca@vmware.com>

st/mesa: add PIPE_FORMAT_R16G16B16A16_UNORM renderbuffer support

To allow rendering in 16-bit/channel RGBA buffers.

Reviewed-by: José Fonseca <jfonseca@vmware.com>

scons: Re-add ','

autotools: Add missing top-level include dir.

Fixes autotools build failure.  Not sure if there are more, as I have
difficulties in building the full tree.

configure.ac: Alphabetize freedreno makefiles.

build: Get rid of dead MESA_ASM_FILES variable

Reviewed-by: Eric Anholt <eric@anholt.net>

mesa/build: Get rid of dead ALL_FILES variable

Reviewed-by: Eric Anholt <eric@anholt.net>

xmlpool/.gitignore: Remove 'Makefile'

Handled by top level .gitignore.

Reviewed-by: Eric Anholt <eric@anholt.net>

mesa: Use PACKAGE_BUGREPORT macro.

Reviewed-by: Eric Anholt <eric@anholt.net>

mesa: Remove unused version #defines from version.h.

Reviewed-by: Eric Anholt <eric@anholt.net>

mesa: Replace MESA_VERSION with PACKAGE_VERSION.

One fewer place to have to update.

Reviewed-by: Eric Anholt <eric@anholt.net>

draw/so: Fix stream output with geometry shaders

If geometry shader is present its stream output info should
be used instead of the vs and we shouldn't use the pre-clipped
corrdinates.

Signed-off-by: Zack Rusin <zackr@vmware.com>
Reviewed-by: José Fonseca <jfonseca@vmware.com>

include: Fix build with VS 11 (i.e, 2012).

NOTE: Candidate for the stable branches.

Reviewed-by: Brian Paul <brianp@vmware.com>

mesa,gallium,egl,mapi: One definition of C99 inline/__func__ to rule them all.

We were in four already...

NOTE: Candidate for the stable branches.

Reviewed-by: Brian Paul <brianp@vmware.com>

scons: Allows choosing VS 10 or 11.

NOTE: Candidate for the stable branches.

Reviewed-by: Brian Paul <brianp@vmware.com>

radeonsi: Fix off-by-one for maximum vertex element index in some cases

In cases where the vertex element size is smaller than the vertex buffer
stride, the previous calculation could end up 1 too low. This would result
in the GPU using index 0 instead of the maximum index for those elements,
which would be visible as intermittent distorted triangles.

NOTE: This is a candidate for the 9.1 branch.

Reviewed-by: Alex Deucher <alexander.deucher@amd.com>

nvc0: avoid crash on updating RASTERIZE_ENABLE state

When doing a blit with the 3D engine, the rasterizer or zsa cso may
be NULL.

gallium/tests: check format in compute tests, make selectable

nvc0: add MP trap handler for nve4

nvc0: they removed the NTID,NCTAID,GRIDID registers on nve4

nvc0: implement compute support for nve4

nvc0/ir: try to fix CAS (CompareAndSwap)

nv50/ir: add CCTL (cache control) op

nvc0/ir/emit: fix emission of large address offsets

nvc0: add SHADER/COMPUTE_RESOURCE bind flags to format table

nouveau: align PIPE_BIND_SHADER,COMPUTE_RESOURCEs to 256 bytes

nv50,nvc0: copy writable flag on surface creation

nv50/ir: add support for different sampler and resource index on nve4

And remove non-working code for indirect sampler/resource selection.
Will be added back later.

Includes code from "nv50/ir/tgsi: Resource indirect indexing" by
Francisco Jerez (when mixing the R and S handles we can only specify
them via a register, i.e. indirectly, unless we upload all the used
handle combinations to c[] space, which we don't for now).

nv50/ir: implement splitting of 64 bit ops after RA

nvc0/ir: skip back edges when determining latest sched value

nvc0/ir: use large issue delay after RET, too

nv50/ir: fix size adjustment for sched info for multiple functions

nv50/ir: print function inputs and outputs

nv50/ir/ssa: add a few comments regarding RenamePass

nv50/ir/tgsi: Exclude local declarations from function prototypes.

nv50/ir/opt: try to make use of SUCLAMP addend

nv50/ir: don't assert on type in Modifier.applyTo if it is 0

nv50/ir: add support for barriers

nv50 part by Francisco Jerez.

nv50/ir/tgsi: add support for atomics

nv50/ir/tgsi: handle TGSI_OPCODE_LOAD,STORE

Squashed and (heavily) modified original patches by Francisco Jerez:
nv50/ir/tgsi: Implement resource LOAD/STORE (wip).
nv50/ir/tgsi: Emit SUST/SULD for surface access, and add CB LOAD/STORE support
nv50/ir/tgsi: Fix/clean up the LOAD/STORE handling code.

Left out for now:
nv50/ir/tgsi: Resource indirect indexing

Treating raw, read-only surfaces as constant buffers (CBs) was removed
because CBs are limited to a size of 64 KiB which isn't desireable, and
because this decision should probably be made by the state tracker.
If we used a number of CB slots for surfaces, it might find that we
cannot accomodate the advertised limit.

nvc0/ir: don't replace load from input in COMPUTE progs with VFETCH

nvc0/ir: implement lowering of surface ops for nve4

nvc0/ir: add formatted surface load lib code, move to extra header

OpenGL is nice and makes the user specify a format with an image unit.
OpenCL is evil and doesn't, and what's better than adding a huge load
of functions that we call indirectly to handle the conversion ?

nv50/ir: extend moveSources for delta < 0

nvc0/ir: lower atomics in s[]

nvc0/ir/emit: implement INSBF, EXTBF, PERMT and ATOM

nv50/ir/emit: handle OP_ATOM

nvc0/ir/target: some ops can't be predicated, e.g. CALL

nv50/ir/opt: CALLs cannot load

nv50/ir: add support for indirect BRA,CALL

nvc0/ir/emit: implement move to and logic ops on predicates

nvc0/ir/emit: implement surface related ops

nv50/ir: initialize CodeEmitters' specialized target fields

nv50/ir/opt: make optimization aware of atomics, barriers, surface ops

nv50/ir: add various new OPs that will be needed for compute

nv50/ir: Rename "mkLoad" to "mkLoadv" for consistency.

nv50/ir: fix comparison of system values

nv50/ir/tgsi: Translate grid-related system parameters.

nv50/ir/tgsi: Accept COMPUTE programs.

nv50/ir/ra: make sure all used function inputs get assigned a reg

A live range [0, 0) counts as empty. For function inputs this can
be a problem, so insert a nop at the beginning to make it [0, 1).
This is a bit of a hack but also the most simple solution.

nv50/ir/ra: also add pre-existing MERGE,SPLIT to constraint list

nv50/ir/ra: fix confusion with conditional RegisterSet::occupy

nv50/ir/ra: swap copyCompound args if src is compound and dst isn't

nv50/ir/ra: Fix maxGPR calculation for programs with multiple functions.

nv50/ir/ra: Fix traversal before the beginning of the active list in buildRIG.

nv50/ir/ra: Fix RegisterSet::occupy(const Value *v).

nv50/ir/ra: Fix argument const-ness in RegisterSet::idToUnits and idToBytes

nv50/ir/opt: Fix tryPropagateBranch for BBs with several exit branches.

Comments and "if (bf->cfg.incidentCount() == 1)" condition added
by Christoph Bumiller.

nv50/ir: Clean up references to function values before destroying them.

nouveau: Bail out from nouveau_fence_wait if flushing the pushbuf fails.

mesa: Use correct functions for enum conversion.

Fixes mixing enum types defects reported by Coverity.

Signed-off-by: Vinson Lee <vlee@freedesktop.org>
Reviewed-by: Brian Paul <brianp@vmware.com>
Reviewed-by: Eric Anholt <eric@anholt.net>

freedreno: gallium driver for adreno

Currently works on a220.  Others in the a2xx family look pretty similar
and should be pretty straightforward to support with the same driver.

The a3xx has a new shader ISA, and while many registers appear similar,
the register addresses have been completely shuffled around.  I am not
sure yet whether it is best to support with the same driver, but
different compiler, or whether it should be split into a different
driver.

v1: original
v2: build file updates from review comments, and remove GPL licensed
    header files from msm kernel
v3: smarter temp/pred register assignment, fix clear and depth/stencil
    format issues, resource_transfer fixes, scissor fixes

Signed-off-by: Rob Clark <robdclark@gmail.com>

d3d1x: Remove.

Unused/unmaintained.

Reviewed-by: Christoph Bumiller <e0425955@student.tuwien.ac.at>

nv50: Remove nv0_ir_from_sm4.*

Unused, depends on d3d1x.

Reviewed-by: Christoph Bumiller <e0425955@student.tuwien.ac.at>

gallivm: clean up passing derivatives around

Previously, the derivatives were calculated and passed in a packed form
to the sample code (for implicit derivatives, explicit derivatives were
packed to the same format).
There's several reasons why this wasn't such a good idea:
1) the derivatives may not even be needed (not as bad as it sounds since
llvm will just throw the calculations needed for them away but still)
2) the special packing format really shouldn't be part of the sampler
interface
3) depending what the sample code actually does the derivatives will
be processed differently, hence there is no "ideal" packing. For cube
maps with explicit derivatives (which we don't do yet) for instance the
packing looked downright useless, and for non-isotropic filtering we'd
need different calculations too.

So, instead just pass the derivatives as is (for explicit derivatives),
or let the rho calculating sample code calculate them itself. This still
does exactly the same packing stuff for implicit derivatives for now,
though explicit ones are handled in a more straightforward manner (quick
estimates show performance should be quite similar, though it is much
easier to follow and also does the rho calculation per-pixel until the
end, which we eventually need for spec compliance anyway).

No piglit changes.

Reviewed-by: Jose Fonseca <jfonseca@vmware.com>

i965: Fix typo in doxygen hyperlink

s/brw_state_upload/brw_upload_state/

Found because the link was broken.

Signed-off-by: Chad Versace <chad.versace@linux.intel.com>

mesa: Reduce memory usage for reg alloc with many graph nodes (part 2).

After the previous fix that almost removes an allocation of 4*n^2
bytes, we can use a bitset to reduce another allocation from n^2 bytes
to n^2/8 bytes.

Between the previous commit and this one, the peak heap size for an
oglconform ARB_fragment_program max instructions test on i965 goes from
4GB to 255MB.

Bugzilla: https://bugs.freedesktop.org/show_bug.cgi?id=55825
Reviewed-by: Kenneth Graunke <kenneth@whitecape.org>

mesa: Reduce the memory usage for reg alloc with many graph nodes (part 1)

We were allocating an adjacency_list entry for every possible
interference that could get created, but that usually doesn't happen.
We can save a lot of memory by resizing the array on demand.

Reviewed-by: Kenneth Graunke <kenneth@whitecape.org>

i965/fs: Improve CSE performance by expiring some available expressions.

We're already walking the list, and we can easily know when something
has no reason to be in the list any longer, so take a brief extra step
to reduce our worst-case runtime (an oglconform test that emits the
maximum instructions in a fragment program).  I don't actually know what
the worst-case runtime was, because it was too long and I got bored.

Reviewed-by: Kenneth Graunke <kenneth@whitecape.org>

i965/fs: Improve live variables calculation performance.

We can execute way fewer instructions by doing our boolean manipulation
on an "int" of bits at a time, while also reducing our working set size.

Reduces compile time of L4D2's slowest shader from 4s to 1.1s
(-72.4% +/- 0.2%, n=10)

v2: Remove redundant masking (noted by Ken)

Reviewed-by: Kenneth Graunke <kenneth@whitecape.org>