display 64 bits of msr

add MSR to ldst operand debug gtkw

add MSR to gtkw file for simulation output

add RT as an option for ternary instruction as 3rd register input

add creation of 8 and 16 DCT butterfly diagrams

forward mmu sprs

Add expected state to case_1_regression for extsw for alu_cases unit test

add ternaryi

format code

format code

add comment2 and unofficial fields to existing instructions

dcbz needs to go through ldst function unit

caller.py: Fix ISACaller modifying test state

state.py: Fix expected dump for cr regs

spacing fix

tests now dump into caller dirs

get file name from stack, add in TestCase

tmp creation/string formatting

added dump_state_tofile for code creation

Add a new test caller for ALU based on shift_rot test caller

fixedlogical: simplify extsw

fixedlogical: simplify extsh

fixedlogical: simplify extsb

decoder/helpers: introduce EXTSXL helper

https://libre-soc.org/openpower/sv/svp64/extsxl

decoder/helpers: simplify XLCASTU

corrections to EXTSXL 0x000000090000093 table for extsb, bit 7 needs
propagating through for XLEN=16/32/64

test_caller_exts: extsb/extsh/extsw test

isafunctions/extsxl: fix one of markdown tables

additional comments for runner

typo: gpr not fpr

various test state comments

corrections to csv files

add another extsxl csv file

replace f with F in csv files

add extsxl csv files

test adding extsxl data

add blank example file

fix for self.rom core

set run_hdl arg to None because it passes in a class now

copy over TestRunner class from soc/simple/test/test_runner.py
Copyright attribution klehman, lkcl, tplaten, j neuschaefer, cstrauss

whoops, use cache of pseudocode rather than attempt to truncate
the list of instructions, causes them to disappear. oops

reduce PyFnWriter compile time (pywriter) by 75%

needs some explanation: the pagereader enumerates all the sub-options
(Rc=1, OE=1) and adds one instruction (each) for all of the sub-options
but adds the exact same pseudocode.

PyFnWriter then generates up to *four copies* of the exact same pseucodode
and four functions, *only one of which is actually used* by ISACaller
(the one *without* Rc=1 and OE=1), then handles Rc=1 and OE=1 *separately*

added an option to pagereader to only add the first-encountered instruction
but for other purposes it is still added, so is not made the default

isa/caller: initialize helper and redirect XLEN

decoder/helpers: use globals() with exception

decoder/parser: self.XLEN instead of XLEN

fixedlogical: switch xoris to XCASTU

fixedlogical: switch oris to XCASTU

fixedlogical: switch andis. to XCASTU

fixedlogical: switch xori to XCASTU

fixedlogical: switch ori to XCASTU

fixedlogical: switch andi. to XLCASTU

decoder/helpers: support XLCASTS

decoder/helpers: support XLCASTU

remove unneeded module import

convert svp64 fft test just like the dct one

convert test_caller_svp64_dct.py unit test to use new helper class
to get at DOUBLE2SINGLE
previously could import it as a (global) function

re-add accidentally-deleted low-level operators eq ne gt etc
from pyfnwriter

move FPDIV, FPMUL (etc) to ISAFPHelpers class

add ISACallerFnHelper, remove FPADD32 and other FP helpers

remove type information

pywriter, pyfnwriter, parser: activate helper class

pyfnwriter: write helper class

decoder/parser: generate methods, not functions

fixup! decoder/parser: pass helper argument

decoder/power_pseudo: pass helper argument

decoder/parser: pass helper argument

add name parameter to StateRunner

inherit ISACallerHelper in ISACaller

pywriter: redirect helpers into self

decoder/helpers.py: redirect helper class calls

decoder/helpers.py: ISACallerHelper stub class

add factory-function for StateRunner

convert all SimRunner functions to yield

guessing what extra args needed for StateRunner

add SimRunner constructor

finally sort out the running-out-of-file-handles
by taking a copy of the object file and placing it into a BytesIO

use with subprocess to get it to close Popen files

rename shift tests, move to test cases directory

rename files, test_issuer.py is for the TestIssuer,
make the shift rot test named "shift rot"

shift_rot expected cases

decoder test_issuer

add extra functions for StateRunner

create Abstract Base Class StateRunner

add stfs unit test

add stfx unit test

add stfsux and unit test, code was there, needed adding to power_enums

add load-immediate unit test

add fsubs unit test

add first "ExpectedState" to HDL-sim ALU test cases

tests for test state  class

and add expected to TestAccumulatorBase

add expected argument to TestCase

take a copy of SPRs so they are not modified by ISACaller

split out function which processes initial test memory values in Mem class

made mem sizes equal for compare purposes

added teststate_check_mem

fix borked TestState.get_mem() assumed simmem.depth existed

syntax error

walk whole of sim memory rather than risk missing some addresses

always store full memory state (including zeros)