wishbone2lasmi: support lasmim data_width < wishbone data_width

mibuild: force shell script generation to unix format (will be executed with cygwin's bash on windows)

mibuild/altera_quartus: enforce use of SystemVerilog in Quartus (Verilog does not support global parameters)

sim: use (mandatory) ncycles when starting a simulation with no active functions

mibuild: add bitstream_ext parameter to platforms

mibuild/altera_quartus: set top_level_entity

mibuild/altera_quartus: add support for verilog include

test/SyncFIFOCase: better test bench termination

mibuild/xilinx_ise: move overwrite option to default options

mibuild/xilinx: make par and map options configurable

genlib/fifo: add SyncFIFOClassic and SyncFIFOBuffered

test/test_cordic: fix for new Simulation API

test/support: fix default ncycles

genlib/coding: gracefully handle flen(i) < 2

bus/csr: new simulation api

genlib/fifo: add flush, expose level in SyncFIFO

AsyncFIFO would need versions of flush and level in each clock domain
plus some handshaking on double flush.

Signed-off-by: Robert Jordens <jordens@gmail.com>

mibuild/generic_platform: fix default value for connectors

mibuild/platforms/papilio_pro: add expansion connectors

mibuild: support for expansion connectors

Update doc with new simulation API

fix SimActor TB terminations

Add 'passive' simulation functions that are not taken into account while determining when to stop the simulator

New simulation API

bank/eventmanager: add SharedIRQ

migen/fhdl/tools: speed up group_by_targets (halves the mixxeo runtime)

platforms/rhino: add GPMC wait pin

fhdl/simplify/FullMemoryWE: fix WE slice for multi-port mems

add support for Verilog include paths

fhdl/simplify: add FullMemoryWE decorator that splits memories to remove partial WEs

utils/misc: add gcd_multiple function to compute GCD or any number of integers

specials/Memory: allow for more flexibility in memory port signals

fhdl/verilog: fix representation of negative integers

Give the explicit two's complement representation for the given bit width.

This results in less readable code compared to using unary minus,
but fixes a bug when trying to represent the most negative integer.

migen/test/test_signed: add a (currently failing) signed comparison testcase

migen/fhdl/bitcontainer: fix signed arrays (map is an iterator)

mibuild/xilinx_ise: use ngdbuild_opt also for xst case

mibuild/xilinx_ise: add support for custom tools and options

usrp_b100 platform

add zedboard platform

add initial ztex_115d platform

lx9 fixups

fhdl.size: rename to bitcontainer

migen.fhdl.size: verify fslice for negative values

migen.fhdl.structure: have Cat() flat_iteration-ize its arguments

migen.fhdl.tools: move flat_iteration to migen.util.misc as tools imports other things

migen.fhdl.size: add fiter(), fslice(), and freversed()

do not overload __len__, __iter__, __reversed__ as not all valid
expressions (ints and bools) have them. furthermore len([]) is and
should be different from flen([]) (the later raises an error). keep
__getitem__ as an exception that proves the rule ;)

genlib/divider: fix diff computation

examples/sim/cordic_err: fix rms_err function name

examples/cordic/cordic_impl: do not fail if build dir does not exist

genlib/sort: add bitonic, combinatorial sorter

complete with with api documentation and unittests

examples/cordic: scripted exploration of parameters space

genlib/cordic: cleanup, documentation, unittests

migen/test: if SimCase is a TestCase, it's run in every module that imports it

migen/test/support: allow easy re-setUp of the testbench with different parameters

mibuild: use keyword arguments directly in build_cmdline

mibuild: add support for Yosys

doc/index.rst: drop index and table chapter, index and search are also generated without

setup.py: update repository address

genlib/coding: add docstrings, add it to api doc

genlib/coding, test/test_coding: unittests

test/test_fifo: do not use relative import

This way the test can simply be run with:
 python -m unittest test_fifo.py

test/test_fifo, genlib/fifo: move test to unittest

migen/test: start unittests

sim: use Simulator as a contextmanager

__del__ garbage collector callbacks are too delicate.  E.g. imported
modules can be garbage collected before the objects using them. Can't
use os.remove, socket.SHUT_RDWR...

* added a DeprecationWarning if a Simulator is garbage collected without
having its .close() called
* renamed all gc __del__ callbacks to close()
* implemented context manager hooks for Simulator. Use like

   with Simulator(TestBench()) as s:
       s.run()

doc/api, index: add fhdl.structure, add index/search

genindex is needed to generate links between members and search is
useful for the html docs.

fhdl/structure: clarify usage restrictions of LHS Cat

doc/conf.py: no modindex, no numpydoc warnings

* do not generate boring modindex for html and latex outputs
* numpydoc_show_class_members=False, to skip undocumented methods
  https://github.com/phn/pytpm/issues/3#issuecomment-12133978

fhdl.structure: document the API

genlib.fifo: fix docstring section syntax

genlib/fifo: clarify we behaviour when writable=0

setup API documentation, start by documenting fifos

add autodoc, numpydoc and doctest to sphinx to generate API doc

platforms/papilio_pro: add 2x SPI pins

specials/Instance: add PreformattedParam

bus/wishbone/sram: expose memory component

bus/wishbone: style

platforms/papilio_pro: fix clock signal handling

platforms/m1: use definition compatible with Mixxeo for VGA out

lasmibus/Crossbar: more flexible master assignment

remove stale .gitignore

update pointers

merge Mibuild into Migen

Add 'mibuild/' from commit '9d5931c969810a236de2a2713cfd5e509839d097'

git-subtree-dir: mibuild
git-subtree-mainline: 7e4024beb3cd10c31ee575eddf9a61d79e0d2c61
git-subtree-split: 9d5931c969810a236de2a2713cfd5e509839d097

genlib/fsm: rename {entering,leaving} to after_{entering,leaving}, add before_{entering,leaving}

flow/isd: update to new APIs

platforms/mixxeo: update DVI input timing constraints

rename milkymist-ng to MiSoC

plumbing: use Record.connect in Multiplexer/ Demultiplexer

util: add missing __init__.py

actorlib/spi/DMAWriteController: make ack_when_inactive a keyword-only arg

actorlib/spi: add ack_when_inactive parameter to DMA Write Controller

In some cases we don't want to stall the input pipeline when the DMA is inactive, setting ack_when_inactive to True will enable acknowledge of data when the DMA is inactive.

flow/plumbing/muxdemux: use existing connect() method instead of new function

flow/actor: Record.connect no longer takes kwargs

flow/plumbing: add Multiplexer and Demultiplexer

replace use of __dict__ with dir()/xdir()

flow: add AbstractActor busy signals

Better record layout parameterization mechanism

Revert "genlib/record: support passing params in same object"

This reverts commit 018afe57ef52b8040934319cac848437a2ba0163.

Revert "genlib/fifo: support RecordP"

This reverts commit c0d2b5a78947814eeb9476fe7ca4c1e3d27e02f4.

genlib/fifo: support RecordP

genlib/record: support passing params in same object