nir/spirv: Fix UBO loads of a single element of a row-major matrix

nir/spirv: Handle the LOD parameter of OpImageQuerySizeLod

nir/spirv: Add support for SpvOpImage

nir/spirv: Fix the UBO loading case of a single row-major matric column

nir/spirv: Fix the UBO loading case of a single row-major matric column

anv/wsi/wayland: Advertise sRGB

anv/wsi/x11: Expose SRGB all the time

After a long discussion with Eric Anholt and Owen Taylor, I learned that
X11 is basically always sRGB as that's what the scanout hardware does and X
doesn't modify anything.  Therefore, we should just always expose sRGB
formats.

anv: Structify a one-member union

anv_descriptor contained a union with one member.

anv: Advertise robustBufferAccess

The GPU does most of this for us as long as we set up tight bounds for
the buffers, which we do. Additionally, we range check dynamically
buffers in the shader. With that it's safe to turn on robustBufferAccess.

anv/meta: Strip trailing whitespace

anv: Update MSAA status in README

Update the README

wsi/x11: Remove B8G8R8_UNORM

We don't actually support that format yet because ISL doesn't have an enum
for it.  We need to beef up the formats table to allow for tiled-only
formats.

anv/gen7: Rename gen7_batch_lr* to emit_lr*

Signed-off-by: Jordan Justen <jordan.l.justen@intel.com>

anv/gen7: Set BypassGatewayControl in MEDIA_VFE_STATE

Signed-off-by: Jordan Justen <jordan.l.justen@intel.com>

anv/genX_pipeline: Remove unnecessary #include files

Signed-off-by: Jordan Justen <jordan.l.justen@intel.com>

anv/gen7: Set SLM size in interface descriptor

Signed-off-by: Jordan Justen <jordan.l.justen@intel.com>

anv: Support MEDIA_VFE_STATE for gen7

Signed-off-by: Jordan Justen <jordan.l.justen@intel.com>

anv/gen7: Subtract 1 from num_elements when setting up buffer surface state

e8f51fe4 for gen7

Signed-off-by: Jordan Justen <jordan.l.justen@intel.com>

anv/gen7: Disable fs dispatch for depth/stencil only pipelines

292031a for gen7

Signed-off-by: Jordan Justen <jordan.l.justen@intel.com>

anv/gen7: Add support for gl_NumWorkGroups

Signed-off-by: Jordan Justen <jordan.l.justen@intel.com>

anv/gen7/compute: Setup push constants and local ids

Signed-off-by: Jordan Justen <jordan.l.justen@intel.com>

anv/genX: Add genX_pipeline.c for compute_pipeline_create

Adds initial compute_pipeline_create implementation for gen7.

Signed-off-by: Jordan Justen <jordan.l.justen@intel.com>

Merge branch 'vulkan' into 'vulkan'

Vulkan WSI Wayland fixes

Two small fixes to make mailbox mode actually work again.

See merge request !4

anv/pass: Initialize has_resolve

anv/wsi: Set the platform field of VkIcdSurfaceBase

anv/wsi/x11: Actually pull information from the window's visual

anv/wsi/x11: Actually check for DRI3

anv/WSI: Support more usage bits

They're just images and we have no intention of stompping alpha channels
(at least not yet), so there's no reason why you can't sample.

anv/formats: Add more compressed formats

This adds support for the DX compression formats.  Given that ETC and EAC
are working fine, these should be ok too.

anv/wsi: Rework to be compatable with the loader

vulkan: Import vk_icd.h

anv/device: Fix version check

The bottom-end check was wrong so it was only working on <= 1.0.0.  Oops.

anv: Don't disable snooping for mempools

There's an intermittent flushing problem with VkEvent that we need to
root cause. For now, using the snooping feature keeps the memory pools
up to date with GPU writes and fixes the problem.

anv: clflush is only orderered against mfence

We can't use the more fine-grained load and store fence commands (lfence
and mfence), since clflush is only guaranteed to be ordered with respect
to mfence.

anv: Limit flushing to the range of mapped memory

anv/cmd_buffer: Emit gen9 style SF state for CHV

The state for line width changes on Cherryview to use the GEN9 bits (for extra
precision).

anv/gen8: Extract SF state

For upcoming patch to address difference in Cherryview.

anv: Do resolves at end of subpass

anv/meta: Remove unneeded resolve pipeline

Vulkan does not allow resolving a single-sample image. So remove that
pipeline from anv_meta_state::resolve::pipelines.

anv/meta_resolve: Remove redundant initialization params

anv: Drop const on anv_framebuffer::attachments

The attachments should be const, but the driver's function signatures
are generally not const-friendly.

Drop the const because it conflicts with upcoming
anv_cmd_buffer_resolve_subpass().

anv: Add anv_subpass::has_resolve

Indicates that the subpass has at least one resolve attachment.

anv/meta_resolve: Save/Restore viewport and scissor

anv/meta_resolve: Begin pass outside emit_resolve()

This refactor is preparation for handling subpass resolve attachments.

anv/image: Update usage flags for multisample images

Meta resolves multisample images by binding them as textures. Therefore
we must add VK_IMAGE_USAGE_SAMPLED_BIT.

anv/device: Add a better version check.

We now check that the requested version is precicely within the range of
versions that we support.

anv/device: Advertise 1.0.2

anv/formats: Properly set FORMAT_FEATURE_SAMPLED_IMAGE_FILTER_LINEAR_BIT

This was added last minute and the API bumped to 1.0.2.

vulkan.h: Update to 1.0.2

anv/device: Improve the api version check to allow 1.0.X

vtn: Improve accuracy of acos approximation.

The adjusted polynomial coefficients come from the numerical
minimization of the L2 norm of the relative error.  The old
coefficients would give a maximum relative error of about 15000 ULP in
the neighborhood around acos(x) = 0, the new ones give a relative
error bounded by less than 2000 ULP in the same neighborhood.

An alternate arccosine implementation

anv/meta_resolve: Fix a bug in the meta pipeline destroy path

anv/skl: Fix crash in 16x multisampling

We built meta clear and resolve pipelines for only up to 8x samples.
There were no 16x pipelines.

anv: Fix comment for anv_meta_state arrays

Array element i is for 2^i samples, not log2(i) samples.

anv/push constants: Use constant buffer #2

SKL has a workaround which requires either some weird programming of buffer 3,
OR, just never using buffer 0. Since we don't actually use multiple constant
buffers, it's easier to just not use 0.

Only SKL requires this workaround, but there is no harm in applying it to all
platforms. The big change here is that buffer #0 is relative to dynamic state
base normally (depending upon ISTPM), where buffer 1-3 is a GPU virtual address.

anv/meta: Implement multisample clears

anv/meta: Simplify failure handling during clear init

Remove all the fine-grained cleanup in
anv_device_init_meta_clear_state(). Instead, if anything fails during
initialization, simply call anv_device_finish_meta_clear_state() and let
it clean up the partially initialized anv_meta_state::clear.

anv/meta: Implement vkCmdResolveImage

This handles multisample color images that have a floating-point or
normalized format and have a single array layer.

This does not yet handle integer formats nor multisample array images.

anv/meta: Add func anv_meta_get_iview_layer()

This function is just meta_blit_get_dest_view_base_array_slice(), but
moved to the shared header anv_meta.h.

Will be needed by anv_meta_resolve.c.

anv/gen8: Begin enabling pipeline multisample state

As far as I can tell, this patch sets all pipeline multisample state
except:
    - alpha to coverage
    - alpha to one
    - the dispatch count for per-sample dispatch

anv/gen8: Set multisample surface state

anv/meta: Merge anv_meta_clear.h into anv_meta.h

The header was too small.

vtn: Make tanh implementation even stupider

The dEQP "precision" test tries to verify that the reference functions

   float sinh(float a) { return ((exp(a) - exp(-a)) / 2); }
   float cosh(float a) { return ((exp(a) + exp(-a)) / 2); }
   float tanh(float a) { return (sinh(a) / cosh(a)); }

produce the same values as the built-ins.  We simplified away the
multiplication by 0.5 in the numerator and denominator, and apparently
this causes them not to match for exactly 1 out of 13,632 values.

So, put it back in, fixing the test, but making our code generation
(and precision?) worse.

nir/opt_algebraic: Use a more elementary mechanism for lowering ldexp

gen8/state: Fix QPitch for compressed textures on Broadwell

anv/image: Use the entire image height for compressed meta blits

anv/image: Enlarge the image level 0 extent

The extent previously was supposed to match the mip at a given level
under the assumption that the base address would be that of the mip
as well.

Now however, the base address only matches the offset of the
containing tile. Therefore, enlarge the extent to match that of
phys_slice0, so that we don't draw/fetch in out of bounds territory.

This solution isn't perfect because the base adress isn't always at
the first tile, therefore the assumed valid memory region by the HW
contains some number of invalid tiles on two edges.

anv/image: Minify before dividing by block dimensions

anv/meta: Don't double-call choose_buffer_format

This fixes all the renderpass tests

anv/meta: Modify make_image_for_buffer()'s image

Always use a valid buffer format and convert the extent to units of
elements with respect to original image format.

anv/image: Use custom VkBufferImageCopy for iview initialization

Use a custom VkBufferImageCopy with the user-provided struct as
the base. A few fields are modified when the iview is uncompressed
and the underlying image is compressed.

anv: Add offset parameter to anv_image_view_init()

This is the offset of the tile that contains the mip specified by
isl_surf_get_image_intratile_offset_el(). Used to draw to/from the
specified mip.

anv/meta: Calculate mip offset for compressed texture

This value will be used in a later commit.

anv/meta: Disambiguate slice variable value

This will simplify the usage of
isl_surf_get_image_intratile_offset_el().

gen8_state: use iview extent to program RENDER_SURFACE_STATE

When creating an uncompressed ImageView on an compressed Image, the
SurfaceFormat is updated to match the ImageView's. The surface
dimensions must also change so that the HW sees the same size image
instead of a 4x larger one.

Fixes the following error which results from running many VulkanCTS
compressed tests in one shot:
  ResourceError (vk.queueSubmit(queue, 1, &submitInfo, *m_fence):
  VK_ERROR_OUT_OF_DEVICE_MEMORY at
  vktPipelineImageSamplingInstance.cpp:921)

Makes all compressed format tests with a height > 1 pass.

anv/image: Scale iview extent by backing image

Aligns with formula's presented in Vulkan spec concerning CopyBufferToImage.
18.4 Copying Data Between Buffers and Images

This won't conflict with valid API usage, because:
1) Users are not allowed to create an uncompressed ImageView with a
compressed Image.
see: VkSpec - 11.5 Image Views - VkImageViewCreateInfo's Valid Usage box

2) If users create a differently formatted compressed ImageView with a
compressed Image, the block dimensions will still match.
see: VkSpec - 28.3.1.5 Format Compatibility Classes - Table 28.5

anv/meta: Set depth to 0 for buffer image in CopyBufferToImage()

The buffer image is a flat 2D surface. Each surface represents an
array/depth layer, therefore, the Z-offset is 0 when blitting.

anv/meta: Use the uncompressed rectangle when blitting

For an uncompressed ImageView of a compressed Image, the
dimensions and offsets are all divided by the appropriate
block dimensions.

We are not yet using an uncompressed ImageView for a
compressed Image, but will do so in a future commit.

i965: Update the surface_format table for ETC formats

Enable ETC support for BDW+. In Vulkan, an array lookup on
surface_format[] is used to determine HW support for certain
formats. In contrast, Mesa dynamically populates an array
which reports this information.

anv/image: Update usages of isl_surf_get_image_offset_sa

isl: Add logical z offset to GEN4_2D surfaces

3D surfaces in Skylake are stored with ISL_DIM_LAYOUT_GEN4_2D. Any
delta in the logical z offset causes an equivalent delta in the
surface's array layer.

isl/tests: Add some tests for intratile offsets

Test isl_surf_get_image_intratile_offset_el() in the tests:
  test_bdw_2d_r8g8b8a8_unorm_512x512_array01_samples01_noaux_tiley0
  test_bdw_2d_r8g8b8a8_unorm_1024x1024_array06_samples01_noaux_tiley0

isl: Add func isl_get_intratile_image_offset_el()

isl/tests: Rename t_assert_offset()

Rename it to t_assert_offset_el(), clarifying that the offset in units
of surface elements, not samples.

isl: Add func isl_surf_get_image_offset_el()

This replaces function isl_surf_get_image_offset_sa()

isl: Fix row pitch for compressed formats

When calculating row pitch, the row's width in samples must be divided
by the format's block width. The commit below accidentally removed the
division.

    commit eea2d4d05987b4f8ad90a1588267f9495f1e9e99
    Author: Chad Versace <chad.versace@intel.com>
    Date:   Tue Jan 5 14:28:28 2016 -0800
    Subject: isl: Don't align phys_slice0_sa.width twice

isl: Add func isl_surf_get_tile_info()

vtn: Fix atan2 for non-scalars.

The if/then/else block was bogus, as it can only take a scalar
condition, and we need to select component-wise.  The GLSL IR
implementation of atan2 handles this by looping over components,
but I decided to try and do it vector-wise, and messed up.

For now, just bcsel.  It means that we do the atan1 math even if
all components hit the quick case, but it works, and presumably
at least one component will hit the expensive path anyway.

vtn: Fix Modf.

We were botching this for negative numbers - floor of a negative rounds
the wrong way.  Additionally, both results are supposed to retain the
sign of the original.

To fix this, just take the abs of both values, then put the sign back.
There's probably a better way to do this, but this works for now.

i965: Fix SIN/COS precision problems.

Signed-off-by: Kenneth Graunke <kenneth@whitecape.org>

anv: Put back code to grow shader scratch space

This was lost in commit a71e614d33e8d869bbaced8948349a7180783ab7.

anv: Update the device limits.

Fixes dEQP-VK.api.info.device.properties.  I haven't tested any others.

gen7/cmd_buffer: SCISSOR_RECT structs are tightly packed

The pointer has to be 32-byte aligned, but the structs themselves are 2
dwords each, tightly packed.

anv/pipeline: Set MaximumVPIndex in 3DSTATE_CLIP

anv/pipeline: Only lower input indirects if EmitNoIndirectInput is set

anv/formats: Use is_power_of_two instead of is_rgb to determine renderability

HACK/i965/surface_formats: Mark A4B4G4R4 as being supported

The table has this marked as unsupported on all gens, but I don't really
believe that given how early it is in the table.  I've tested and it seems
to work on Broadwell.  The Bspec says that it sould be renderable on SKL+
but alpha blending is questionable.

Side note: We really need to audit the format table again.

anv: Support swizzled formats.

Some formats require a swizzle in order to map them to actual hardware
formats.  This allows us to turn on two new Vulkan formats.