Merge remote-tracking branch 'origin/eddie/script_from_wire' into xc7mux

Update test for Pass::call_on_module()

Use Pass::call_on_module() as per @cliffordwolf comments

Update test too

script -select -> script -scriptwire

Fix $__XILINX_MUXF78 box timing

Revert "Fix broken MUXFx box, use MUXF7x2 box instead"

This reverts commit a9a140aa6c84e71edc1a244cfe363400c7e09d90.

Fix broken MUXFx box, use MUXF7x2 box instead

Space

Space

Move CHANGELOG entry from yosys-0.8 to 0.9

Merge branch 'master' into eddie/script_from_wire

Move wide mux from yosys-0.8 to 0.9

Merge remote-tracking branch 'origin/master' into xc7mux

Move abc9 from yosys-0.8 to yosys-0.9 in CHANGELOG

Merge branch 'master' of github.com:YosysHQ/yosys

Merge remote-tracking branch 'origin/master' into xc7mux

install *_nowide.lut files

Merge pull request #1149 from gsomlo/gls-1098-abcext-fixup

Make abc9 pass aware of optional ABCEXTERNAL override

Merge branch 'master' into eddie/script_from_wire

autotest.sh to define _AUTOTB when test_autotb

autotest.sh to define _AUTOTB when test_autotb

Try command in another module

Merge remote-tracking branch 'origin/eddie/script_from_wire' into xc7mux

Add to CHANGELOG

Support ability for "script -select" to take commands from wires

Add test

Merge remote-tracking branch 'origin/master' into xc7mux

Replace log_assert() with meaningful log_error()

Remove peepopt call in synth_xilinx since already in synth -run coarse

Restore $__XILINX_MUXF78 const optimisation

Clean up trimming leading 1'bx in A during techmappnig

Make abc9 pass aware of optional ABCEXTERNAL override

Signed-off-by: Gabriel Somlo <gsomlo@gmail.com>

Fix CARRY4 abc_box_id

Replace log_assert() with meaningful log_error()

Merge remote-tracking branch 'origin/master' into xc7mux

Add missing CHANGELOG entries

Update CHANGELOG with -widemux

Merge remote-tracking branch 'origin/master' into xc7mux

Fix spacing

Merge remote-tracking branch 'origin/master' into xc7mux

Merge pull request #1098 from YosysHQ/xaig

"abc9" pass for timing-aware techmapping (experimental, FPGA only, no FFs)

Add generic __builtin_bswap32 function

Also fix write_aiger for UB

Fix more potential for undefined behaviour due to container invalidation

Update synth_ice40 -device doc to be relevant for -abc9 only

Disable boxing of ECP5 dist RAM due to regression

Add write address to abc_scc_break of ECP5 dist RAM

Fix DO4 typo

Merge pull request #1146 from gsomlo/gls-test-abc-ext

tests: use optional ABCEXTERNAL when specified

Merge pull request #1046 from bogdanvuk/master

Optimizing DFFs whose initial value prevents their value from changing

tests: use optional ABCEXTERNAL when specified

Commits 65924fd1, abc40924, and ebe29b66 hard-code the invocation
of yosys-abc, which fails if ABCEXTERNAL was specified during the
build. Allow tests to utilize an optional, externally specified
abc binary.

Signed-off-by: Gabriel Somlo <gsomlo@gmail.com>

Reduce diff with upstream

Extraneous newline

Remove noise from ice40/cells_sim.v

Refactor for one "abc_carry" attribute on module

Merge branch 'xaig' of github.com:YosysHQ/yosys into xaig

Do not use Module::remove() iterator version

Remove redundant doc

Remove &retime when abc9 -fast

Cleanup abc9.cc

Undo iterator based Module::remove() for cells, as containers will not
invalidate

Add help for "-sat" option inside opt_rmdff. "opt" can pass "-sat" too

Fix memory leak when one of multiple DFF cells is removed in opt_rmdff

When there are multiple DFFs and one of them is removed, its reference lingers
inside bit2driver dict. While invoking handle_dff() function for other DFFs,
this broken reference is used isnside sat_import_cell() function.

Merge remote-tracking branch 'origin/master' into xaig

Merge pull request #1139 from YosysHQ/dave/check-sim-iverilog

tests: Check that Icarus can parse arch sim models

Merge branch 'xaig' into xc7mux

Merge remote-tracking branch 'origin/master' into xaig

Grr

Capitalisation

Make CHANGELOG clearer

Merge pull request #1143 from YosysHQ/clifford/fix1135

Add "pmux2shiftx -norange"

Merge remote-tracking branch 'origin/xaig' into xc7mux

Merge remote-tracking branch 'origin/master' into xaig

Merge remote-tracking branch 'origin/xaig' into xc7mux

Add warning if synth_xilinx -abc9 with family != xc7

Remove unneeded include

Merge origin/master

Add simcells.v, simlib.v, and some output

Add #1135 testcase

synth_xilinx -arch -> -family, consistent with older synth_intel

Merge pull request #1142 from YosysHQ/clifford/fix1132

Fix handling of partial covers in muxcover

Merge pull request #1138 from YosysHQ/koriakin/xc7nocarrymux

synth_xilinx: Add -nocarry and -nowidelut options

Merge remote-tracking branch 'origin/clifford/fix1132' into xc7mux

Revert muxcover.cc to master

Copy tests from eddie/fix1132

Merge remote-tracking branch 'upstream/master'

Add "pmux2shiftx -norange", fixes #1135

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix handling of partial covers in muxcover, fixes #1132

Signed-off-by: Clifford Wolf <clifford@clifford.at>

MUXF78 -> $__MUXF78 to indicate internal

Merge remote-tracking branch 'origin/xaig' into xc7mux

Fix spacing

Improve debugging message for comb loops

Add WE to ECP5 dist RAM's abc_scc_break too

Update comment on boxes

Add "WE" to dist RAM's abc_scc_break

Support more than one port in the abc_scc_break attr

Add write_xaiger into CHANGELOG

synth_xilinx's muxcover call to be very conservative -- -nodecode

Accidentally removed "simplemap $mux"