Use simpler MTVEC scheme

Fix ERET bug

Zero-extend all CSR writes

This fixes an RV32 HTIF issue.

Fix ERET serialization strategy

It was screwing up the commit log.

Add autoconf check for little-endianness

Set default RV32 RAM size to 4 GiB - 256 MiB

This allows, by default, 256 MiB of addressable I/O space.

Serialize simulator on ERET

This guarantees interrupts will eventually be taken.

WIP on priv spec v1.9

Compile debug symbols

Mark SoftFloat routines static inline

This avoids duplicate definitions on some platforms.

Upgrade to latest SoftFloat

Actually refill ITLB on ITLB miss

oops.

Fix NaN propagation for fcvt

Remove hwacha support

Support for hwacha will continue on the ESP branch (see
https://github.com/ucb-bar/esp-isa-sim).

Use new NaN discipline

don't ignore data value when writing MIPI

fix help message

another osx clang compatability fix

C.ADDIW is reserved for rd=0

Generate device tree for target machine

Access FP regs through a macro

This makes it easier to hook into them.

Merge pull request #34 from zizztux/incorrect_int_reg_count

Fix incorrect upper limit for loop on interactive int register display.

Fix incorrect upper limit for loop on interactive int register display.

Fix histogram for RVC

No need to right-shift PC by 2.  It's a map, so this is a false economy.

Update to hopefully final RVC 1.9 encoding

Fix --dc flag

Resolves #33.

RVC encoding tweak

more work towards RVC 1.8

work towards rvc 1.8

clean up shift instruction implementation

Refactor memory access code; add MMIO support

Of course, it doesn't do anything yet.

Use enum instead of two bools to denote memory access type

commit log now correctly prints privilege

adopting convention of privilege at time of commit, not after commit

Zero-extend flw, fmv_s_x instructions

   - This makes Spike more consistent with its zero-extending behavior
     regarding other SP operations when placed into the 64b f-registers.

print out current privilege level (if commit log enabled)

print out commit log (if enabled) for all privilege levels

Simplify register_base_instructions

Initialize mstatus.prv1/prv2 to U, not S

This doesn't really matter, but it matches Rocket.

Support 'G' in ISA strings

It's the same as IMAFD.

Merge pull request #32 from riscv/insn-list

Eliminate non-portable sed usage

Fix non-portable sed commands generating insn_list.h

Improve instruction fetch

- Performance for variable-length instructions is much better
- Refill is simpler and faster
- Support for instructions with overlapping opcodes (e.g. C.ADD + C.JALR)

Add facility to instrument specific opcodes

It's not ideal, because it requires modifying tracer.h.  A more general
facility would allow overriding the instruction execution function for
a given opcode dynamically.

Refer to LICENSE in some newer source files

Move towards RVC v1.8

Don't automatically run autoconf

Run it yourself if you modify configure.ac, and commit the configure script.

Merge pull request #29 from pmundkur/devel

Enable execution log generation in non-interactive mode.

Add an option (-l) to display a log of execution in non-interactive mode.

Interactive (-d) mode overrides this option when both are specified.

Added error message when trying to use histogram

Update README.md for freg info

Merge pull request #28 from sbeamer/master

fixes clang warning (#26)

simplified default case and added comments

Merge pull request #27 from sbeamer/master

fix clang compile error

fix clang compile error

New machine-mode timer facility

Merge pull request #25 from vapier/master

few more interactive cleanups and more functionality

allow interactive "reg" command to dump all registers

It you want to scan all the registers at once (or at least a few), having
to dump them one by one is kind of a pain.  Change the behavior so that if
the register number is omitted, it'll dump all of them.

add an interactive "pc" command

This lets you show the current pc quickly.  Sometimes when displaying
different state you can lose track of what the pc was.  Add a simple
command that plumbs in the existing functions to the user interface.

unify interactive core processing

Different functions in here process the core argument in different ways.
Unify all of them with a utility function.

Merge pull request #24 from vapier/master

improve interactive behavior a bit more

add aliases for common interactive functions

Rather than using one letter commands everywhere, add support for "run"
and "quit" and "help" as aliases to "r" and "q" and "h" respectively.
This makes it a little inconsistent when some commands are one letters
but others are full words.

add a help screen to interactive mode

There's no documentation that covers all the available functionality
(in source or the accompanied docs).  Start a help command so that the
info is always live and up-to-date for people.

Merge pull request #23 from vapier/master

move interactive function init out of main loop

move interactive function init out of main loop

These values don't change between runs, so there's no point in recreating
them on every instruction step.  Pull it out to the top to simplify.

Use single, shared real-time counter

This required disentangling INSTRET/CYCLE from TIME.

Execute exactly the # of insns passed to step()

Previously, the value was treated as approximate.

Add rest of RV32C instructions

Fix performance bug when CSR accesses are common

processor_t::step was returning without doing much work, causing the HTIF
to be ticked far more often than necessary.

Fix c.slliw implementation

New RV64C proposal

Take interrupts as soon as interrupts are enabled

Previously, if interrupts were enabled then disabled quickly enough,
no interrupt would ever be taken, resulting in deadlock.

Merge pull request #20 from palmer-dabbelt/package

various fixes to make riscv-isa-sim installable

Fix VM, MIP encoding

Install "disasm.h"

Something includes this somewhere, so I see no reason not to just
install it.

autoreconf 126beb482ff6 ("Install pkg-config files for Spike")

Install pkg-config files for Spike

The actual Spike package consists of a whole bunch of libraries.  This
installs a pkg-config file for each generated library, and a meta
pkg-config file (riscv-spike.pc) that links in all the other Spike
libraries except dummy_rocc (which I figure isn't interesting).

This allows me to package and install spike, and then use that package
to build an extension library (so I don't have to fork Spike for my
own ISA extension).

Change the behavior of the DESTDIR make variable

DESTDIR is a common make idiom.  As per the GNU coding standards

  https://www.gnu.org/prep/standards/html_node/DESTDIR.html

  "DESTDIR is a variable prepended to each installed target file, like
  this:

  $(INSTALL_PROGRAM) foo $(DESTDIR)$(bindir)/foo
  $(INSTALL_DATA) libfoo.a $(DESTDIR)$(libdir)/libfoo.a

  The DESTDIR variable is specified by the user on the make command
  line as an absolute file name. For example:

  make DESTDIR=/tmp/stage install

  DESTDIR should be supported only in the install* and uninstall*
  targets, as those are the only targets where it is useful.

  If your installation step would normally install /usr/local/bin/foo
  and /usr/local/lib/libfoo.a, then an installation invoked as in the
  example above would install /tmp/stage/usr/local/bin/foo and
  /tmp/stage/usr/local/lib/libfoo.a instead."

The current Makefile.in uses DESTDIR, but has a slightly non-standard
behavior: the target install location doesn't include "$prefix".  This
breaks package managers, because stuff ends up getting installed to
the wrong location.

Unfortunately the only way I can think of to fix this involves
silently changing the behavior of DESTDIR.  Hopefully nobody is using
it...?

[port of 8a2088b59162fe16c16d26ddc1cfcaaaa8c4156f in riscv-fesvr]

Upgrade to privileged architecture 1.7

Fix commit log for CSR instructions

Fix I$ simulator hit count

Also, improve performance by allowing the soft-ITLB to refill.

Merge pull request #18 from wsong83/master

fix cache line index offset in cachesim.cc

fix cache line index offset in cachesim.cc

Fix autoconf for RHEL6

Check for F extension when accessing FCSR

Support setting ISA/subsets with --isa flag

Default is RV64IMAFDC.  Can do things like

  --isa=RV32 (which implies IMAFDC)
  --isa=IM (which implies RV64)
  --isa=RV64IMAFDXhwacha

Simplify RV32 comparisons

No need to eliminate the upper 32 bits of the 64-bit x-register, as all
RV32 instructions should sign-extend their results to 64 bits.

Allow writing mstatus.fs even if FPU isn't present

This allows the OS to track FP state dirtiness.

Implement RVC draft

Serialize counters without throwing C++ exceptions

Ideally, a similar mechanism will apply to target machine exceptions.

New virtual memory implementation (Sv39)

Update state.pc on every instruction

This isn't a bug fix for Spike proper, but it makes it possible for
RoCC instructions to access the control thread's PC.

For misaligned fetch, set mepc = addr of branch/jump

bugfix, mbadaddr should be writable

change hwacha cause to follow risc-v cause

Merge [shm]call into ecall, [shm]ret into eret

bugfix in raising accelerator interrupts

vxcptsave->vxcptevac,vxcptrestore->vxcpthold

this change was necessary since the impl csr is gone.

Delete all remaining junk on "make clean"

Don't set dirty/referenced bits w/o permission

Use hcall instead of mcall