Give human-readable names to slots, run functions and filenames

Put CRTL CFFI modules in crtl dir

sv_binutils: provide small comment on regex

sv_binutils: introduce entry dataclass

clear memory is optional

whoops forgot to put the copy of the wb_get memory back in

code cleanup / comments

repeat power decode test to check performance

bit of a tidyup of crtl:
* code-comments for template-creation
* use "with open(xxx) as file" rather than explicit open-then-close
* use abspath on __file__ to get the relative position of the templates
  (makes it possible to run from locations other than current directory)
* add the module location to sys.path so as to be able to get at it
  (again even when running from locations other than cwd)

add load-store byte-reverse 64-bit unit test
(ldbrx/stdbrx)

Add CRTL templates

Forgot to add them in the previous commit.

Give unique names to CRTL-generated modules

test_power_decoder.py now passes.

Move "pending" set to C

Finally something works.

Make _PySignalState CRTL-aware

take a copy of the wb_get memory and then for each unit test
overwrite it (resetting) if any unit test has a replacement memory

ISACaller (actually RADIXMMU) only do virtual memory mode
when MSR.DR is set (which is virtual memory requested bit)

Generate variable declaration in some missing places

create header/footer for crtl code-generation
code +=
code +=
...
is a bit naff

whoops forgot to trap if non-execute (instruction) invalid
ISACaller RADIXMMU returns exception, there are two types:
LDST (0x300) and I-Fetch (0x400)

TODO notes for executing ISACaller Invalid Instruction Fetch
must set some SRR bits coming from the MMU

pass the mode (LOAD,EXECUTE,STORE) through ISACaller RADIX MMU
so that the right exception type can be raised (0x300 rather than 0x400)

add "stop at pc" argument to TestCase,
used to hard-stop if an instruction at this address is attempted to
be executed (without executing it)

sv/binutils.py: provide sketch sv_decode.vhdl converter

save mmu simulation to different gtkwave file in TestRunnerBase

bit more verbose info about number of instructions run

use new core domain variable in TestRunnerBase
and add the dbgsync domain back in

update comments in wb_get

ooo annoying, it is actually icache.ibus

whoops error in accessing icache.ibus which is an intermediary
set of signals

Call the simulator-generated C using the CFFI

bug where t1 was set to zero but s2 was not in imdct36_standalone.c

start/stop wb_get in TestRunnerBase, otherwise it never ends

must read off of ibus in wb_get TestRunnerBase

Add CFFI as dependency

add namedtuple MSRSpec

copy  over fake OP_FETCH_FAILED and instruction on instr_fault

enable mmu_cache_wb for wb_get mode in TestRunnerBase

add pretty-print of MMU memory to be used for a TestRunner test

remove ROTL64(1, idx), just use TLI[7-idx] it is shorter and readable

use concat in ternlogi to reduce code size

add ternlogi to SVP64Asm

format code

change ternlogi to not have Rc field

add .gitignore to ignore the generated vhdl

add I-Cache wishbone bus to wb_get when MMU and ROM mode enabled

add warning about creation of "-.csv" which indicates that
some SVP64 instructions have not been correctly identified

add FAST SPRs temporarily to power_enums

make ternlogi tests run

rename ternaryi to ternlogi

add initial ternlogi pseudo-code

add instr_fault to PowerDecoder2
this, like LDST exceptions, allows instruction PTE fault-detection
to propagate from I-Cache to Issuer to PowerDecoder2 to OP_FETCH_FAILED
to MMU FSM to MMU to do MMU_LOOKUP to get the PTE which then...
you get the idea

whitespace

code-comments for LDSTException.instr_fault
(which is not actually an exception)

add an on_Display function which is being used by some of us
for debugging purposes (needs a patch, normally would not be needed
but because this is low-level a dummy on_Display has to be provided)

found a way to print out the names of the signals
will be useful to see what the heck is going on in the auto-generated c

absolute import again

use full-path imports (so we know where they come from)

WIP: Output C instead of Python for Nmigen simulation

Source Nmigen simulator from this repository

whoops wrong number

add OP_FETCH_FAILED micro-op

fix broken url

fix microwatt_mmu and and wishbone_memory output in gtkwave

connect to dcache.bus standard interface when using wb_get

correct import of wb_get function

add name parameter to wb_get

add wb_get function for emulating wishbone interface

raise a MemException in ISACaller RADIXMMU
and capture it in ISACaller, and throw TRAP 0x300

enable MMU in SimRunner if requested.  now HDL and ISACaller run MMU

test in SimState for access to RADIX memory, bypass and get contents direct

add a namedtuple LDSTExceptionTuple which allows obtaining
list of all the exception types in LDSTException

add link to exceptions in gtkw traces

regspec_decode_write now stores the decoded write info into Signals
to make it easier to debug

specify length in RegDecodeInfo explicitly so that the information
that needs to be captured (held by the ReservationStation) is
not too great.  some of the info is actually expressions, hence why
using len() or Signal.like() does not work, it is too long

use namedtuple in get_rdflags

use namedtuple for regspec_decode

add module to regspec_decode_* and get_rdflags

move ternlogi to SHIFT_ROT unit

fix sv_analysis command, cuz script created by setup.py passes no parameters to function

format code

fix expected state in hazard test

fix expected state in hazard case_regression_1

add a proper twin addi regression which tests ReservationStations
increase number of operations in hazard random test to 20

add regspec_decode which takes readmode arg and returns read/write
as appropriate

sv_analysis: decouple declarations and definitions

sv_analysis: use is instead of eq for enums

sv_analysis: fix single-line binutils comments

add randomised hazard test

add two more hazard tests

attempting to use PowerDecode2 in non-svp64 mode

sv_analysis: decouple common disclaimer

sv_analysis: introduce stub binutils format

sv_analysis: support format argument

add extra overlap hazard test

Shorten expected state code for case_extsb using exts function

Shorten expected state code for case_extsb in alu_cases unit test

Shorten expected state code for case_rand in alu_cases unit test

Shorten case_rand_imm alu test case code

Shorten addis sub test code
Shorten subfic sub test code in general
In subfic case shorten carry_out32 execution code
Make carry_out32 variable boolean and expected state ca var less confusing

Make carry_out32 variable boolean and expected state ca var less confusing

Shortened code in case_addis_nonzero_r0 alu test case