[g3dvl] make render targets full configureable

[g3dvl] move interlaced dct handling into vertex shader

[g3dvl] move frame predition handling vom fragment into vertex shader

[g3dvl] avoid some ELSE blocks

[g3dvl] try a different buffer aproach

[g3dvl] fix buffer handling in mc code

[g3dvl] fix idct matrix upload

[g3dvl] split mc code into state and buffer

[g3dvl] move buffer mapping/unmapping out of flush

[g3dvl] replace IF THEN ELSE with CMP statement

[g3dvl] remove shadow buffering of vertex buffers

[g3dvl] remove mb type handler structure

[g3dvl] move macro block type handling into shaders part 3

[g3dvl] moving macroblock type handling into shaders part 2

[g3dvl] start moving macroblock type handling into shaders

[g3dvl] allways use all motion vectors

reprogramming the vertex buffers takes more time than pumping
all motion vectors through the vertex shader

[g3dvl] split empty block handling

Empty block handling is split between vertex shader (x-axis)
and fragment shader (y-axis).

[g3dvl] split idct code into state and buffers

[g3dvl] use buffer width instead of texture size or vs constants

[g3dvl] move vertex buffer handling into vl_vertex_buffer.c

[g3dvl] rework pot buffer handling and flushing

[g3dvl] move mapping/unmapping of buffers one layer up

[g3dvl] move vertex handling into vl_vb object

[g3dvl] cleanup empty block handling

doing empty block handling in the mc code is indeed faster

move empty block handling back into mc for testing

add rasterizer state

use CMP also for referenz frame fetch

cleanup and use CMP instead of IF ELSE ENDIF

move to four component calculation for idct code

copy only mv really needed to vb

use vertex buffer also for mc code

give each vertex element its own buffer

use vl_vb_upload_quads also for mc

move vertex elemt states into mb type handlers

move macroblock type handling into its own structure

use a shadow buffer for vertex data to optimize memory access

make nr of render targets configureable for testing

[g3dvl] join empty blocks to get larger slices

[g3dvl] use 8 zslices for idct

[g3dvl] some more bugfixing

[g3dvl] idividual vs for each stage and a bunch of bugsfixes

[g3dvl] give idct stage 1 & 2 its own sb_state and viewport

[g3dvl] use four component fetch also for idct source

r600g: disable hardware blit for stream texture

[g3dvl] split matrix mul into seperate functions

[g3dvl] use inline constants instead of vs_const for idct

[g3dvl] no need to keep the idct matrix multiple times

[g3dvl] add dump option to xvmc

[g3dvl] also use four elemets on right side multiplikation

[g3dvl] use four elements in matrix texture fetch

r600g: disable not working formats

r600g: reenable texture uploads, but keep R16_SNORM disabled

r600g: disable R32 float also in r600_translate_colorformat

[g3dvl] no need for all samplers at all stages

[g3dvl] remove flushing between stages

[g3dvl] spread scaling between idct stages

[g3dvl] remove invalid use of assert

[g3dvl] switch to r32 float for idct matrix

[g3dvl] add some error handling

Merge remote branch 'origin/master' into pipe-video

Conflicts:
src/gallium/auxiliary/Makefile
src/gallium/auxiliary/SConscript

mesa: fix get_texture_dimensions() for texture array targets

Fixes http://bugs.freedesktop.org/show_bug.cgi?id=31779

docs: update some GL 3.0 status

mesa: hook up GL 3.x entrypoints

Fix up some details in the xml files and regenerate dispatch files.

glapi: rename GL3.xml to GL3x.xml as it covers all GL 3.x versions

mesa: fix error msg typo

i915g: kill idws->pool

The drm winsys only ever handles one gem memory manager. Rip out
the unnecessary complication.

Reviewed-by: Jakob Bornecrantz <wallbraker@gmail.com>
Signed-off-by: Daniel Vetter <daniel.vetter@ffwll.ch>
Signed-off-by: Jakob Bornecrantz <wallbraker@gmail.com>

i915g: kill buf->map_gtt

Not using the gtt is considered harmful for performance. And for
partial uploads there's always drm_intel_bo_subdata.

Reviewed-by: Jakob Bornecrantz <wallbraker@gmail.com>
Signed-off-by: Daniel Vetter <daniel.vetter@ffwll.ch>
Signed-off-by: Jakob Bornecrantz <wallbraker@gmail.com>

i915g: kill RGBA/X formats

It's intel, so always little endian!

Reviewed-by: Jakob Bornecrantz <wallbraker@gmail.com>
Signed-off-by: Daniel Vetter <daniel.vetter@ffwll.ch>
Signed-off-by: Jakob Bornecrantz <wallbraker@gmail.com>

i915g: add pineview pci ids

Reviewed-by: Jakob Bornecrantz <wallbraker@gmail.com>
Signed-off-by: Daniel Vetter <daniel.vetter@ffwll.ch>
Signed-off-by: Jakob Bornecrantz <wallbraker@gmail.com>

i915g: s/hw_tiled/tiling

More in line with other intel drivers.

Change to use enum by Jakob Bornecrantz.

Reviewed-by: Jakob Bornecrantz <wallbraker@gmail.com>
Signed-off-by: Daniel Vetter <daniel.vetter@ffwll.ch>
Signed-off-by: Jakob Bornecrantz <wallbraker@gmail.com>

i915g: rip out ->sw_tiled

It looks like this was meant to facilitate unfenced access to textures/
color/renderbuffers. It's totally incomplete and fundamentally broken
on a few levels:
- broken: The kernel needs to about every tiled bo to fix up bit17
  swizzling on swap-in.
- unflexible: fenced/unfenced relocs from execbuffer2 do the same, much
  simpler.
- unneeded: with relaxed fencing tiled gem bos are as memory-efficient
  as this trick.

Hence kill it.

Reviewed-by: Jakob Bornecrantz <wallbraker@gmail.com>
Signed-off-by: Daniel Vetter <daniel.vetter@ffwll.ch>
Signed-off-by: Jakob Bornecrantz <wallbraker@gmail.com>

r300g: silence guard band cap errors

Somebody should find out what these are. It can be found on Windows
getting a D3DCAPS9 from IDirect3D9::GetCaps() and reading the
GuardBand* values.

[g3dvl] inverse check for iDCT

[g3dvl] first working version of idct code

r600g: disable staging upload for now

r600g: remove accidentally added r32 float format

st/vega: Fix vgReadPixels with a subrectangle.

Fix a crash when the subrectangle is not inside the fb.  Fix wrong
pipe transfer when sx > 0 or sy + height != fb->height.

This fixes "readpixels" demo.

st/vega: Set wrap_r for mask and blend samplers.

These two samplers use non-normalized texture coordinates.  wrap_r
cannot be PIPE_TEX_WRAP_REPEAT (the default).

This fixes

  sp_tex_sample.c:1790:get_linear_unorm_wrap: Assertion `0' failed

assertion failure.

st/vega: vegaLookupSingle should validate the state.

Fix "lookup" demo crash.

tgsi: Add STENCIL to text parser.

Fix OpenVG "filter" demo

  Program received signal SIGSEGV, Segmentation fault.
  0xb7153dc9 in str_match_no_case (pcur=0xbfffe564, str=0x0) at
  tgsi/tgsi_text.c:86
  86         while (*str != '\0' && *str == uprcase( *cur )) {

mesa: Clean up header file inclusion in stencil.h.

mesa: Clean up header file inclusion in shared.h.

mesa: Clean up header file inclusion in shaderapi.h.

mesa: Clean up header file inclusion in scissor.h.

mesa: Clean up header file inclusion in renderbuffer.h.

mesa: Clean up header file inclusion in readpix.h.

mesa: Clean up header file inclusion in rastpos.h.

mesa: Clean up header file inclusion in polygon.h.

intel: Remove unnecessary header.

r600: Remove unnecesary header.

swrast: Remove unnecessary header.

st/mesa: Remove unnecessary headers.

scons: Define IN_DRI_DRIVER.

The define is required for DRI drivers.  It is not needed for
libgl-xlib, but the overhead it introduces should be minor.

nvfx: only expose one rt on nv30

We do not know how to use more, GL_ARB_draw_buffers is not exposed on blob.

[g3dvl] move empty block handling into idct code

[g3dvl] enable stage 1&2 buffers in idct code

r600g: add support for signed normalized frame buffers

r600g: Fix location for clip plane registers

The stride between the different clip plane registers was incorrect.

https://bugs.freedesktop.org/show_bug.cgi?id=31788

agd5f: fix evergreen as well.

r300g: fix rendering with no vertex elements

Fixes glsl-vs-point-size, although I meant to fix glsl-novertexdata.
Since swrast fails glsl-novertexdata too, I guess it's a core issue.

i965: Remove duplicate MRF writes in the FS backend.

This is quite common for multitexture sampling, and not only cuts down
on the second and later set of MOVs, but typically also allows
compute-to-MRF on the first set.

No statistically siginficant performance difference in nexuiz (n=3),
but it reduces instruction count in one of its shaders and seems like
a good idea.