Fix missing string replace. Added support for 32-bit ISE if 64-bit version is missing on 64-bit system.

add edif build routines

Change license to BSD

platforms/mixxeo: new pin assignments to ease routing

Fragment -> _Fragment

platforms/mixxeo: new pin assignments for 4 HDMI input ports

xilinx_ise: run tools like Project Navigator does to avoid weird bitgen behavior

Call finalize() after CRG creation

platforms/mixxeo: remove bank 3 DVI inputs

Do not specify period constraints twice

Add Mixxeo platform

platforms/m1: move generic platform commands to do_finalize

lx9_microboard: improve compat with other boards

add Avnet Spartan6 LX9 Micrboard platform

* generic_platform.py: add a finalize() method

... to add e.g. timing constraints after the other modules have
had their say and when the signal names are known

Shorter multipin signal definition

xilinx_ise: improve parameter passing

platform/rhino: rename ismm data out signal to locked

Use migen.fhdl.std

Require Python 3.3

platforms/papilio_pro: swap tx/rx to be consistent with M1

platforms/m1: add pots pins

platforms/papilio_pro: no reset signal by default

crg: support for resetless system clock domain

platforms: add KC705

mibuild: Add platform for Xilinx ML605 board

xilinx_ise: enable register balancing

xilinx_ise: implement NoRetiming synthesis constraint

Add setup.py

README: fix quick intro

xilinx_ise: do not attempt to source settings file on Windows

xilinx_ise: add --no-source option to disable sourcing of ISE settings file

mibuild: define memory card pins of the Milkymist One platorm

This patch adds the memory card pins to the M1 platform definition in
mibuild.

I've tentatively named them "mmc". As far as I can tell, "MMC" is not
trademarked ("MultiMediaCard" the new "eMMC" would be), and "MMC" is
commonly used in the industry in a descriptive way to refer to this
sort of interface.

The original Verilog-based M1 calls the interface "mc", but since
several names have changed between milkymist and -ng, I thought I'd
use a more familiar name.

Usage example (clock signal divided by powers of two on the MMC TPs):
https://github.com/wpwrak/ming-ddc-debug/blob/counter-on-mmc/build.py

- Werner

platforms: add Papilio Pro

crg: apply constraint to IO pins, not internal signals

crg: use new platform.request

altera_quartus: fix clock domain name

Support for platform info

generic_platform: remove obj in request + add lookup_request

xilinx_ise: fix clock domain names

generic_platform: do not create clock domains during Verilog conversion

MultiReg: remove idomain

New clock_domain API

altera_quartus, de0nano: add copyright notices

Added platform file for DE0 Nano (by Florent Kermarrec)

Added support for Altera Quartus (by Florent Kermarrec)

xilinx_ise/CRG_SE: reset inversion support

CRG: support reset inversion

CRG: use new Module API

generic_platform: implicit get_fragment

platforms/m1: add video mixer extension board

xilinx_ise: add lock cycle to bitgen

xilinx_ise: import Instance

Use new 'specials' API

xilinx_ise: disable SRL extraction on synchronizers

generic_platform/get_verilog: pass additional args to verilog.convert

corelogic -> genlib

generic_platform: prefix subsignals

add README, LICENSE and gitignore

generic_platform: add name

generic_platform: fix IO signal set when using existing record objects

generic_platform: get absolute path for added sources

generic_platform: fix request

platforms/m1: norflash_reset -> norflash_rst_n

platforms/m1: add serial pins

Support for command line arguments

xilinx_ise: support building files without running ISE

Support adding Verilog/VHDL files

generic_platform: support name remapping

platforms/rhino: add PCA9555 I2C expander

generic_platform: fix typo

platforms: add M1

platforms: ROACH (incomplete)

Initial version