ecp5_evn: add SPI Flash, UART, and EXTCLK peripherals

de0_cv: remove SD card WP pin (not present on this board).

resources: allow UARTResource without control signals to have no role.

{machXO3_sk→machxo3_sk}: follow naming conventions

machXO3_sk: fix platform name

Signed-off-by: Gwenhael Goavec-Merou <gwenhael.goavec-merou@trabucayre.com>

Add Lattice MachXO3LF Starter Kit

tinyfpga_axN: use lattice_machxo_2_3l instead of lattice_machxo2

icestick: fix UART flow control pins.

UART flow control pins match the signal names in the schematic, but
directions are reversed. Fix by setting role=dce.

[breaking-change] ice40_hx8k_b_evn: fix UART flow control pins.

RTS/CTS and DTR/DSR pairs have been swapped to work around the signal
direction in UARTResource. Un-reverse the signals, making the names
match the schematic. Fix the direction by setting role=dce.

Ref. http://www.latticesemi.com/view_document?document_id=50373

de0: fix UART RTS/CTS direction.

RTS and CTS match the schematic, but the direction is incorrect:
CTS is output, RTS is input. Fix by setting role=dce.

Ref. https://www.intel.com/content/dam/altera-www/global/en_US/portal/dsn/42/doc-us-dsnbk-42-5804152209-de0-user-manual.pdf

[breaking-change] nexys4ddr: fix UART RTS/CTS pins.

According to the schematic, RTS is E5 and CTS is D3. Previously these
were reversed to work around signal direction set in UARTResource.
Un-reverse the signals, and set correct direction by passing role=dce.

Ref. https://reference.digilentinc.com/_media/nexys4-ddr:nexys_4_ddr_sch.pdf

[breaking-change] blackice: remove UART RTS/CTS signals.

According to the schematic, RTS and CTS are not connected to CH340G in
this version of the board.

Ref. https://github.com/monsonite/BackIce_FPGA/blob/master/BlackIce18_07_01D.pdf
and https://forum.mystorm.uk/uploads/default/original/1X/a5db1ce1c9bc2d91e63cfdc8424d699c2419a3d0.png

blackice_ii: fix UART RTS/CTS direction.

Pin numbers match the P0/P1 signals in the schematic, but the
direction is reversed. Fix by setting role="dce".

Ref. https://github.com/mystorm-org/BlackIce-II/blob/master/hardware/BlackIce.pdf

[breaking-change] resources: distinguish "dte"/"dce" roles of UART.

UARTResource gets a new argument, "role", which determines flow
control signal directions:
- DCE means that the design acts as a modem
- DTE means that the design acts as a PC

Add Digilent Genesys2 board.

Update .gitignore.

tinyfpga_ax{1,2}: add missing `resources`.

Add ICE40UP5K-B-EVN.

ecp5_5g_evn: add connectors.

Add Upduino v1/v2.

ecp5_5g_evn: add variable IO standards and SERDES resources.

zturn_lite: fix typo

nexys4ddr: enable pushbutton reset.

resources.display: Apply inversion setting to dp

Ad DE10-Lite.

Add Alchitry Au board definition.

setup: update project URLs.

versa_ecp5: fix switch{4..7} IO_TYPE.

Add Fomu PVT support.

artyz7: fix attribute name.

Add Digilent Arty Z7-20 board.

Add Digilent Nexys 4 DDR board.

blinky: replace deprecated Signal(max=...) (#42)

ice40_hx8k_b_evn: fix swapped DTR/DSR

ice40_hx8k_b_evn: fix swapped RTS/CTS

Add Lattice ECP5-5G Evaluation Board stub.

mister: fix SD card typo

tinyfpga_bx: fix definition of io pin 17

[breaking-change] Atlys: use reset button as reset

Add DE10-Nano-based MiSTer.

resources.memory: fix typo.

[breaking-change] icebreaker: update leftover user_* resources.

[breaking-change] mercury: update leftover user_btn resources.

resources: add conn= argument to every factory.

Add KCU105 board stub.

Add TinyFPGA AX{1,2} boards.

de0cv→de0_cv, for consistency with de10_nano

de10_nano: fix programming.

Add Terasic DE10-Nano (#32)

de0{,cv}: {Altera→Intel}Platform

test.blinky: invert LED status when button/switch is active.

Allows testing buttons/switches as well.

de0: fix typo.

Add Terasic DE0-CV board.

de0: fix button polarity.

Fix typo in SDCardResources().

Add Terasic DE0.

Factor out "nor_flash" resource.

Factor out "sdram" resource.

[breaking-change] Fix polarity of "dm" signal in "memory" resource.

LB# and UB# enable writing their corresponding byte. The "m" in "dm"
means mask; that is, logical high masks (prevents) the byte from
being written. This means that it should use Pins(), not PinsN(),
to get the behavior implied by "mask".

Reorganize resource taxonomy.

The current hierarchy isn't particularly well suited to resources
like SDRAM or NOR flash, so make it much less fine-grained but easier
to use and less nitpicky.

Factor out "sd_card_{1bit,4bit,spi}" resources.

dev.display: factor out from dev.user. NFC.

[breaking-change] Factor out "display_7seg" resource.

With the expectation that "display_9seg", "display_14seg" and
"display_16seg" will be forthcoming.

There are no provisions in this resource itself for multiplexing
the display. It is expected that on boards with multiplexed displays,
an additional resource "display_7seg_ctrl" will be provided, and it
would have either an n-bit signal "sel" (binary encoded) or an n-bit
signal "en" (one-hot encoded). (This may be revisited in the future.)

Fixes #17.

Add missing __init__.py.

dev.user: fix typo.

_blinky→test.blinky

Expose blinky as a stable component, to make writing out-of-tree
board files a bit nicer.

[breaking-change] Factor out "led", "button" and "switch" resources.

These resources were renamed as:
  * user_led → led
  * user_btn → button
  * user_sw → switch

Fixes #13.

Fix IO_STANDARD on all iCE40 boards.

SB_LVCMOS33 is not recognized by vendor tools. Use SB_LVCMOS instead.

setup.py: fixes.

numato_mimas: add spi_flash#0 resource.

numato_mimas: SW* are actually buttons.

Add Numato Mimas (V1).

atlys: fix typo.

Fix .gitignore.

setup: replace versioneer with setuptools_scm.

Update iCE40 GLOBAL and PULLUP attribute to use correct types.

Add ZTurn lite platform.

Add SK-XC6SLX9.

Atlys: pass extra keyword arguments to platform.

Add Fomu Hacker platform.

versa_ecp5: prepare for switchable ECP5 toolchains.

Add Mercury platform.

Add Arty A7 platform.

Make oe in SRAMResource optional.

Use Pins/DiffPairs(assert_width) where appropriate.

Add Digilent Atlys Spartan-6 board.

This board file was developed based on the Atlys reference manual and
the Atlys platform file from litex-buildenv.

[breaking-change] Factor out "sram" resource.

Fixes #9.

Add missing trailing spaces to multiline connector definitions.

Or the last and the first on line pin get glued together.

Remove useless _blinky.build_and_program() function.

Remove explicit domain instantiation from blinky.

Update all boards to use default_rst.

This is pretty much just Versa ECP5 (5G).

Update all boards to use default_clk.

Replace subprocess.run(..., check=True) with subprocess.check_call().

Add support for the iCE40-HX8K Breakout Board

dev: Refactor resource abstractions to use Resource.family.

dev.spi: Update SPIResources to accept a name and direction.

dev.flash: spiflash→spi_flash, spiflash{2x,4x}→spi_flash_{2x,4x}.

Every other resource name uses underscores for separation, like
eth_rgmii, so SPI flash should do it too.

versa_ecp5: add missing pin directions.

Fixes #16.

Factor out SPI resource definition.

dev.uart: fix typo.