MemMMap/SimState: speed up SimState.get_mem() for large memories

make MemMMap use struct.Struct.unpack_from to read a whole page at
once, rather than doing a sequence of loads. This makes an ELF
binary statically-linked to glibc able to run many instructions per
second rather than one every tens of seconds or so.

MemMMap: log mmap calls

mem.py: make MMapEmuBlock use hex for repr

Mem: don't log loads when dumping, you'll see the memory dump anyway

this avoids a giant list of memory-load log messages immediately
followed by a much nicer memory dump, just show the memory dump
without logging every single load needed to create the memory dump.

This also makes memory-dumping faster for large memories.

MemMMap: finish implementing brk_syscall

elf/simple_cases: deepcopy is unnecessary, call dict.copy

bug 1169: elf-support correct syntax errors

bug 1169: elf support, minor coding style adjustment, clearer

openpower/test/elf/simple_cases: add some simple ELF test cases

add utilities for testing ELF files

SimRunner: support running an ELFFile

ISACaller: support loading an ELFFile

mem.py: add load_elf

mem.py: fix SIGBUS when accessing file mapped by mmap_syscall

this fixes SIGBUS errors caused by accessing beyond the end of a
file but still in the last page of the file, which is a valid thing to
do, except that we have to account for host pages having a different
size than emulated pages and map zeros to fill out the rest of the
emulated page.

caller.py: implement write syscall

caller.py: implement exit_group syscall

ISACaller: fix syscall emulation

there were two bugs fixed:
1. sc emulation was missing a `return`, so it tried to run sc
   again after running sc and rfid, giving the wrong CIA and
   MSR values.
2. the code to replace and restore the instruction with rfid
   had the wrong endian on the load, so it was corrupting the
   instruction for the next time it was used. I just deleted
   the save/replace/restore code since it isn't needed anymore.

I then changed the syscall tests to ensure both the
bugs above don't happen again.

setup: add pyelftools v0.30 as dependency

add g++-powerpc64le-linux-gnu to .gitlab-ci.yml

add mmap_syscall tests

implement MemMMap.mmap_syscall

add ppc_flags.py so we can get the ppc versions of all the flags we need

tells gcc to dump all #defines, and parses that.

replace print() with log()

replace print() with log()

replace print() with log()

pytest: try to improve scheduling

test_caller_svp64_powmod: rename to test_aaa_caller_svp64_powmod so pytest tries to run it earlier

speed up CI by disabling logging and VCD generation

test/runner: allow disabling VCD using SIM_NO_VCD=1 env var

powmod asm tests pass!

switch powmod to using new divmod implementation -- test not enabled yet

call log, not print

make parser work for pypy

pypy's ast classes' constructors seem to only work if all arguments or
no arguments are passed, not only some of them.

add comments telling people to keep the asm and python versions in sync

divmod: asm version of Knuth's algorithm D works!

add labels to DIVMOD REGEX log

put DIVMOD REGEX under new LogType: LogType.OutputMatching

WIP divmod: finished writing out asm knuth's algorithm d, still buggy

WIP getting asm version of knuth's algorithm d working

WIP divmod: implemented division by single word

support ignoring integer registers for ExpectedState

convert assigned values to SVSHAPE when writing to SVSHAPE[0-3] SPRs

this makes mtspr SVSHAPE0, reg properly maintain ISACaller invariants

add WIP Knuth's algorithm D assembly

divmod: assign registers to variables

adapt divmod algorithm for putting variables in registers

add more features for _DivModRegsRegexLogger

finish moving Knuth algorithm D into a class

merely indent function

[skip ci]

start adding DivModKnuthAlgorithmD class

format code

finish writing python_divmod_knuth_algorithm_d

fix generating invalid divmod tests

speed up divmod shift-sub tests by removing most test cases

add WIP knuth algorithm D python implementation

rename divmod algorithm -> divmod_shift_sub in prep for adding divmod based on Knuth's Algorithm D

add WIP powmod_256 -- asm test is currently disabled since divmod is too slow

fix assemble to properly look for whole symbols to replace

previously if there were labels foo and foobar, it would partially
replace foobar giving 0x<addr>bar, which is wrong.

also optimized to use dict instead of linear search for label names

whitespace in pseudocode to aid clarity

got sv.bc working for pospopcount

try ctrtest mode in pospopcount

reduce indentation

starting on pospopcount assembler

add cut/paste copy of strncpy example as basis for pospopcount
https://bugs.libre-soc.org/show_bug.cgi?id=672

fix vertical-first sv.bc

https://bugs.libre-soc.org/show_bug.cgi?id=1210

Added sv.bc in vertical-first test

add Z-23 to RT FRS FRT

Added English language description for stdupsx instruction

Added English language description for sthupsx instruction

Added English language description for sthupsx instruction

Added English language description for stbupsx instruction

Added English language description for ldupsx instruction

add RS/FRT/FRS to Z-23 Form for ls004
https://bugs.libre-soc.org/show_bug.cgi?id=1055

Added English language description for lwaupsx instruction

Added English language description for lwzupsx instruction

Added English language description for lhaupsx instruction

Added English language description for lhzupsx instruction

change ld/st shift to Z23-Form

Added English language description for lfdupsx instruction

Added English language description for lbzupsx instruction

Added English language description for stfdux instruction

add comment/header on ld/st shift instructions

Added English language description for lfdupsx instruction

Test case (all same nos) for maxloc

add asserts to check results

whitespace

Test case (all zeroes) for maxloc

msr and svstate default to None in TestCase, they're replaced with actual values in ISACaller

no point defining nm=-1

add 2nd maxloc case

move maxloc to isacaller directory

python conversion of maxloc.c

add TRAP docs

misc fixes for fallout of copying insn inputs

System Call Interrupts do *not* set SRR1[TRAP]

See PowerISA v3.1B Book III 7.5.14

support TRAP being called without setting a trap_bit

only write outputs that have .ok == True

use create_full_args to generate insn arg list

add SelectableInt.ok

helper for one-source-of-truth for insn argument list for ISACaller and parser

copy_assign_rhs must retain subclasses of SelectableInt