r300: Removed the last of the duplicate vertex program macros.

r300: Added Copyright lines to the vertex program code.

r300: Renamed the Mesa opcode translation functions.

r300: Renamed the destination-and-opcode/source macros to more appropriate names.

r300: Merged the constant zero/one source macros.

r300: Merged the Vector and Math Engine opcode macros.

r300: Corrected a bug with the SUB instruction.

r300: Corrected a bug with the MAD instruction.

The PVS_VECTOR_OPCODE macro should be modified to support macro instructions,
too.

r300: Added the PVS_SRC_OPERAND documentation from AMD.

r300: Added the PVS_OP_DST_OPERAND documentation from AMD.

r300: Added a TODO comment for registers missing from AMD's documentation.

r300: Moved the vertex program shift/mask defines into the appropriate file.

r300: Indented the vertex program code with longer lines.

r300: Moved the PREFER_DP4 define near the position invariant function.

r300: Added a TODO comment for the MAD opcodes.

r300: Use the VE_ADD hardware opcode for the SUB opcode.

r300: Use the VE_MULTIPLY hardware opcode for the MUL opcode.

r300: Cleaned up the XPD opcode temporary register usage.

r300: Cleaned up extra white space.

r300: Prefer to use the VE_ADD for simple MOV style opcodes.

The VE_MULTIPLY_ADD has further restrictions on reading temporary memory which
may complicate things. See AMD's documentation.

r300: Removed the (undocumented) MAD_2 opcode.

This opcode is likely a mistake from reverse engineering. MAD_2 isn't included
in AMD's documentation, and my testing reviles there is no problem using the
documented MAD opcode.

r300: Cleaned up the MAD/MAD_2 opcode selection.

r300: Renamed some misleading macro arguments.

r300: Cleaned up the vertex program macros.

r300: Removed duplicate component selection defines.

r300: Removed duplicate source register class defines.

r300: Renamed the vertex program source register macro.

r300: Removed the (obsolete) special source register macros.

r300: Cleaned up the special vertex program source register macros.

r300: Added the vertex program swizzle (aka selection) defines.

r300: Converted to the new src/dest register defines.

r300: Removed an obsolete comment from the vertex program header file.

r300: Converted to the new Math Engine defines.

r300: Added the Math Engine opcode macro.

r300: Renamed the Vector Engine opcode macro.

r300: Converted to the new Vector Engine defines.

r300: Removed the duplicate dest register defines.

r300: Removed the duplicate "easy" vertex program macros.

r300: Added the vertex program src/dest register defines.

r300: Added the Vector Engine and Math Engine defines from AMD's documentation.

r300: Moved the vertex and fragment program macros into the appropriate files.

state.depth.range alpha value should be 1, not 0 (bug #14733)

Update libGL DRI loader to latest DRI interface changes.

glxgears: oops, remove accidental commit of glFinish() hack.

Use __DRIextension mechanism providing loader functionality to the driver.

Instead of passing in a fixed struct, the loader now passes in a list
of __DRIextension structs, to advertise the functionality it can provide
to the driver.  Each extension is individually versioned and can be
extended or phased out as the interface develops.

Reduce the versioning madness required to create a DRI2 screen.

Right now the DRI2 screen constructor takes 3 different versions:
DRI, DDX and DRM.  This is mostly useless, though:

  DRI: The DRI driver doesn't actually care about the DRI protocol,
  it only talks to the loader, which in turn speaks DRI protocol.  Thus,
  the DRI protocol version is of not interest to the DRI driver, but it
  needs to know what functionality the loader provides.  At this point
  that's reflected in the __DRIinterfaceMethods struct and the
  internal_version integer.

  DDX: The DDX version number is essentially used to track extensions
  to the SAREA.  With DRI2 the SAREA consists of a number of versioned,
  self-describing blocks, so the DDX version is no longer interesting.

  DRM: We have the fd, lets just ask the kernel ourselves.

intel: Set the lock flag early to avoid deadlock.

Another regression from the intel_context.c merge.

i965: use _Current pointer instead of Current pointer.
fix double free issue(bug#14710). It also corrects glsl/bitmap demo behavior.

[965] Fix conditional sequencing to allow the frame_buffer_texobj case.

Previously the frame_buffer_texobj case would have been bound as a normal
texture, at best resulting in no surface data being associated with it.

[intel] Bug #14575: Unmap buffers when deleting/dataing as required.

Otherwise, we would assertion error when doing the final unreference of the
buffer with an outstanding map (catching the memory leak).

r300: R5xx and R3xx use different registers for RS_IP and RS_INST

These changes are taken from the xf86-video-ati driver. They update the header
file accordingly and also remove some UNKOWN variables.

[965] Bug #9151: make fragment.position return window coords not screen coords.

[965] Fix serious copy'n'paste failure in brw state dumping.

added git on Windows section

a few words about how the cell driver works.

mesa: separate shader program object from shader object.

Currently a callback delete_shader_cb is used for deleting shader
and shader program objects. Mesa detaches all attached shaders in
_mesa_free_shader_program_data when deleting shader program objects. However
it is likely that these shaders have been freed in _mesa_free_shader,
which will result in unexpected behaviour. This fix uses a single callback for
shader program objects and deletes shader program objects before shader objects.

[intel] fix compressed image height

Convert crlf->lf line endings.

Windows/DOS users should enable core.autocrlf from now on:

  git config --global core.autocrlf true

Disable autocrlf for Visual Studio project files.

document cell -DSPU_MAIN_PARAM_LONG_LONG flag

r300: properly handle GL_POINT in glPolygonMode

Until now the polygon mode was completely turned of when you used
GL_POINT. For me it looked buggy to completely disable the polygon
mode for FrontMode and BackMode if any of these was GL_POINT.

intel: Always use intelInitExtensions() for initializing extensions.

r300: add artificial output to match fragment program input

mesa: set input read only on success

i965: Setup framebuffer texture in meta_draw_region.

With DRI2 we there is no screen region until a drawable is bound to
the context.  Set up the framebuffer texture in meta_draw_region instead
which should also handle the case where the draw region changes as a
result of resizing a redirected window or resizing the screen.

[965] Don't segfault on INTEL_DEBUG=batch when a surface buffer is NULL.

[965] remove dead brw_parameter_list_state_flags.

This was replaced by Mesa core code.

[r300] fix wow-pinkness regression. Fixed by Markus Amsler

[r300] Document based on chapter 10.4 and 10.5

This commit adds most of the graphics backend registers and of the rasterizer
registers. Again, some minor bugs were found and marked with TODO or even
fixed.

 [i915] fix texture size exceed limit case when running celestia

[intel] Handle -EAGAINs correctly in execbuffer.
Dont stop on fence creation errors.

A few more fixes to the dlsym() fix.

Argh, seriously, I did test that, I just forgot to amend the commit
before pushing.

dri2: dlsym requires some quotes..

Use dlsym() to avoid referencing __dri2DriverInitScreen.

Sort-of a stop-gap workaround.  There are a couple of nicer ways to
do this that doesn't require dlfcn.h, but they're more invasive.

autoconf: Add gcc search patch to MKDEP_OPTIONS to eliminate warnings.

Also, use -include to avoid error message when make initially fails to
include the non-existent depend file.

intel: Add missing include file to silence last couple of warnings.

intel: Initialize color and spec arrays in LOCAL_VARS macro.

Avoids spamming compilation output with tons of warnings about
use of possibly uninitialized variables.

Change GetCompressedTexImage in dd_function_table to not take const pointers.

They're changed by the intel driver implementation and thus not const.
Fixes compilation warning.

Remove GetMSC DriverAPI function.

The DriverAPI is internal to the DRI drivers and GetDrawableMSC
obsoletes GetMSC.  Also, since the DRI driver interface has not yet
been released, just drop the getMSC function from the DRI interface
instead using the ABI preserving version mechanism.

Finally, using void pointer privates in the DRI interface is not allowed,
always pass the actual types around (__DRIdrawable in this case) to
enhance type safety and readability of the code.

Remove now unused setTexOffset from __DriverAPIRec.

r300: Corrected a cache flush bug in r300EmitCacheFlush.

Corrects commit 74ae5a875d6b3f1ffea2ac09c6ef0062d4980f15.

r300: Moved the state code into separate functions.

[r300] revert complete stupid changes

[r300] Document registers completed 10.1 to 10.3

[r300] Add more register from the AMD spec

[r300] Document POLY_MODE and add some TODOs that might have triggered some bugs

[r300] Document some registers in the POINT area

[r300] Further document and add register definitions (found bugs in LINE handling)

[r300] Sync fog color register names

[r300] Sync fog register names to the AMD spec

[r300] Further document FG_ALPHA_FUNC (renamed from R300_PP_ALPHA_TEST) and finally add some information to R300_RB3D_DSTCACHE_CTLSTAT

[r300] Document R300_RB3D_COLORMASK properly and rename it to RB3D_COLOR_CHANNEL_MASK

[r300] Add register definitions based on AMD spec starting with chapter 10

[r300] Add some more register from the AMD spec in the area of AARESOLVE

[r300] Sync the names for Z-Buffer registers with the AMD spec

This patch tries to get the Z-Buffer register names in sync with the AMD spec
so that talking to AMD engineers is much simpler.

[r300] Add more struct names for r300_hw_state

[r300] rename all unkown structs r300_hw_state to readable names

[r300] Add RB3D_DISCARD_SRC_PIXEL_LTE_THRESHOLD and some HyperZ defintions

[r300] Replace more magic number by register definitions from AMD

[r300] clean some more magic registers based on AMD spec