Strip win32 executeables

Added proc_self_dirname() for win32

Fixed MXE readline support

Fixed ifdefs for plugin unloading

Disabled "cover -d" on win32

Not using std::to_string in ezsat (problems with mingw)

Disabled vhdl2verilog command for win32 builds

Disabled ezminisat timeout feature for Win32

Using next_token() to parse commands

Fixed next_token()

More Win32 build fixes

Added next_token() function (strtok() replacement)

Various win32 build fixes in yosys.cc

Moved patmatch() to yosys.cc

Replaced fnmatch() with patmatch()

Added format __attribute__ to stringf()

Renamed TRUE/FALSE to CONST_TRUE/CONST_FALSE because of name collision on Win32

Renamed SIZE() to GetSize() because of name collision on Win32

Replaced "#ifdef WIN32" with "#ifdef _WIN32"

Added API for generic cell cost calculations

added .exe and .html output files to .gitignore

No rusage on win32

Added mxe-based cross build for win32

Fixes in "hilomap" help message

sort cell types in "stat" output by name

sat encoding for exclusive $pmux ctrl inputs in "share" pass

satgen import sigbit api

added resource sharing of $macc cells

Added $_BUF_ cell type

remove buffers in opt_clean

resource sharing of $alu cells

set "keep" on modules with $assert cells in "hierarchy"

Added support for "keep" on modules

namespace Yosys

Merge pull request #39 from ahmedirfan1983/master

merged with current mas.ter branch + features added + bug fixes

Merge branch 'master' of https://github.com/cliffordwolf/yosys into btor
added case for memwr cell that is used in muxes (same cell is used more than one time)
corrected bug for xnor and logic_not
added pmux cell translation

Conflicts:
backends/btor/btor.cc

Re-enabled assert for new logic loops in "share" pass

Various improvements regarding logic loops in "share" results

Logic loop bugfix for "share" pass

Added "share -limit"

Still loop bug in "share": changed assert to warning

Do not introduce new logic loops in "share"

Assert on new logic loops in "share" pass

Added "test_abcloop" command

Initialize RTLIL::Const from std::vector<bool>

Sorting of object names in ilang backend

Small improvements in "abc" command handle_loops() function

Using "NOT" instead of "INV" as cell name in default abc genlib file

Alphabetically sort port names in "show" output

Do not run "scorr" in "abc -fast"

Improvements in "synth" script

Added "abc -fast"

fixed memory next issue, when same memory is written in different case statement
fixed reduce_xnor, logic_not bug translation bug

Added commit count to devel version number

Fixed $_NOR vs. $_NOR_ typo in abc.cc

Fixed $memwr/$memrd order in memory_dff

Added new CodingReadme file (replaces CodingStyle and CHECKLISTS)

Fixed $macc simlib model for zero-config

More aggressive $macc merging in alumacc

Added the obvious optimizations to alumacc $macc generator

Improved maccmap tree bit packing

Fixed wreduce $shiftx handling

Fixed monitor notifications for removed cell

Added "synth" command

Fixed techmap_wrap for techmap_celltype

Using alumacc in techmap.v

Various fixes/cleanups in alumacc and maccmap

Added techmap_wrap attribute

alumacc fix for $pos cells

Extract $alu cells in alumacc

Merge $macc cells in alumacc pass

Basic $macc extract in alumacc

alumacc skeleton

Cleanup in wreduce

Using pkg-config to find libffi

Fixed simlib $macc model for xilinx xsim

Simplified $fa undef model

Fixes and cleanups for blackbox.v

Added $lcu cell type

Another $clog2 bugfix

Added "$fa" cell type

Trim msb/lsb zero bits from full adder in maccmap

Added "test_cell -const"

Using maccmap for $macc and $mul techmap

Added 'techmap_maccmap' techmap attribute

Added "maccmap" command

Added "test_cell -nosat"

Various bug fixes (related to $macc model testing)

Added $macc eval model

Added $macc SAT model

Fixed $clog2 (off by one error)

Added $macc simlib model (also use as techmap rule for now)

Fixed assignment of out-of bounds array element

Added $macc cell type

Fixed autotest for non-basename arguments

Merge branch 'master' of github.com:cliffordwolf/yosys

Added "test_cell -script"

Merge pull request #38 from rubund/master

Corrected spelling mistakes found by lintian

Corrected spelling mistakes found by lintian

Added tests/various/constmsk_test.ys