Merge pull request #1137 from mmicko/cell_sim_fix

Simulation model verilog fix

Merge branch 'koriakin/xc7nocarrymux' into xaig

Simulation model verilog fix

synth_ecp5 rename -nomux to -nowidelut, but preserve former

Merge branch 'xc7nocarrymux' of https://github.com/koriakin/yosys into koriakin/xc7nocarrymux

Improve opt_clean handling of unused public wires

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1136 from YosysHQ/xaig_ice40_wire_del

abc9: Add wire delays to synth_ice40

Improve BTOR2 handling of undriven wires

Signed-off-by: Clifford Wolf <clifford@clifford.at>

abc9: Add wire delays to synth_ice40

Signed-off-by: David Shah <dave@ds0.me>

Fix segfault on failed VERILOG_FRONTEND::const2ast, closes #1131

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Do not clean up buffer cells with "keep" attribute, closes #1128

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Escape scope names starting with dollar sign in smtio.py

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add more ECP5 Diamond flip-flops.

This includes all I/O registers, and a few more regular FFs where it
was convenient.

Missing muxpack.o in Makefile

Realistic delays for RAM32X1D too

Add RAM32X1D box info

Merge remote-tracking branch 'origin/master' into xaig

Add testcase from #335, fixed by #1130

Merge pull request #1130 from YosysHQ/eddie/fix710

memory_dff: walk through more than one mux for computing read enable

Fix spacing

Move only one consumer check outside of while loop

Merge pull request #1129 from YosysHQ/eddie/ram32x1d

Add RAM32X1D support

Merge pull request #1075 from YosysHQ/eddie/muxpack

Add new "muxpack" command for packing chains of $mux cells

nullptr check

Use LUT delays for dist RAM delays

Fix for abc_scc_break is bus

More meaningful error message

Re-enable dist RAM boxes for ECP5

Revert "Re-enable dist RAM boxes for ECP5"

This reverts commit ca0225fcfaa8c9c68647034351a1569464959edf.

Do not use log_id as it strips \\, also fix scc for |wire| > 1

Re-enable dist RAM boxes for ECP5

Add Xilinx dist RAM as comb boxes

Fix abc9's scc breaker, also break on abc_scc_break attr

Add tests/various/abc9.{v,ys} with SCC test

Merge remote-tracking branch 'origin/master' into xaig

Walk through as many muxes as exist for rd_en

Add test

Add RAM32X1D support

Merge pull request #1124 from mmicko/json_ports

Add upto and offset to JSON ports

Merge remote-tracking branch 'origin/master' into eddie/muxpack

Add comments to ecp5 box

Add comment to xc7 box

Fix and cleanup ice40 boxes for carry in/out

Carry in/out box ordering now move to end, not swap with end

Remove DFF and RAMD box info for now

Merge branch 'master' into xaig

Add 'muxcover -dmux=<cost>' and '-nopartial' to CHANGELOG

Merge remote-tracking branch 'origin/master' into xaig

Fix CHANGELOG

Reduce log_debug spam in parse_xaiger()

Do not rename non LUT cells in abc9

Replace assert with error message

Add log_push()/log_pop() inside write_xaiger

Merge pull request #1108 from YosysHQ/clifford/fix1091

Add support for partial matches to muxcover

One more workaround for gcc-4.8

Workaround issues exposed by gcc-4.8

No point logging constant bit

Move comment

Cope with $reduce_or common in case

Add more tests

Fix testcase

Fix spacing

Add doc

Add more muxpack tests, with overlapping entries

Fix up ExclusiveDatabase with @cliffordwolf's help

Merge branch 'master' into eddie/muxpack

Fix json formatting

Add upto and offset to JSON ports

Merge pull request #1123 from mmicko/fix_typo

Fix json frontend loading upto

Replace "muxcover -freedecode" with "muxcover -dmux=cost"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix typo

Merge pull request #1085 from YosysHQ/eddie/shregmap_improve

Improve shregmap to handle case where first flop is common to two chains

Merge pull request #1122 from YosysHQ/clifford/jsonports

Added JSON upto and offset

Added JSON upto and offset

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1121 from YosysHQ/ecp5-ccu2c-inv

ecp5: Improve mapping of $alu when BI is used

ecp5: Improve mapping of $alu when BI is used

Signed-off-by: David Shah <dave@ds0.me>

Merge pull request #1117 from bwidawsk/more-home

Add a few more filename rewrites

Merge pull request #1119 from YosysHQ/eddie/fix1118

Make genvar a signed type

Merge pull request #1116 from YosysHQ/eddie/fix1115

Sign extend unsized 'bx and 'bz values

Add "muxcover -freedecode"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix spacing

Revert Makefile

Refactor bit2aig for less lookups

Fix gcc invalidation behaviour for write_aiger

Fix gcc error, due to dict invalidation during recursion

Fix gcc warning of potentially uninitialised

Fix gcc invalidation behaviour for write_aiger

Improvements in muxcover

- Slightly under-estimate cost of decoder muxes
- Prefer larger muxes at tree root at same cost
- Don't double-count input cost for partial muxes
- Add debug log output

Missing a `clean` and `opt_expr -mux_bool` in test

Add test

Add support for partial matches to muxcover, fixes #1091

Signed-off-by: Clifford Wolf <clifford@clifford.at>

write_xaiger to flatten 1'bx/1'bz to 1'b0 again

Fix simple_abc9/generate test with 1'bx at MSB

Fix different abc9 test

Fix broken abc9.v test due to inout being 1'bx

Run simple_abc9 tests

Merge remote-tracking branch 'origin/master' into xaig

Fix issue with part of PI being 1'bx

Call opt_expr -mux_undef to get rid of 1'bx in muxes prior to abc

Handle COs driven by 1'bx