litex_server: allow multiple clients to connect to the same server

cpu/lm32: add minimal variant with no i/d cache, pipelined barrel shifter and multiplier (useful to build SoC on small FPGAs like ice40)

bios/boot: flush all caches before running from ram

sim/verilator: catch ctrl-c on exit and revert default termios settings

cpu_interace: use riscv64-unknown-elf if available else riscv32-unknown-elf

bios/sdram: fix read_level_scan result

Merge pull request #86 from pgielda/patch-1

Fix generating csr.csv file

Fix generating csr.csv file

Fix generating csr.csv file when no absolute path is given.

soc/intergration/cpu_interface: typo

bios/main: use edata instead of erodata

picorv32: add reset signal

soc/software/bios: add reboot command

soc/integration/soc_core: add Controller with reset, scratch and bus_errors registers

soc/interconnect/wishbone: add Timeout to avoid stalling bus when not responding and generate error.

soc/cores/cpu: add reset signal

Merge pull request #81 from xobs/vexriscv-to-wishbone

Push Vexriscv debug directly on the Wishbone bus

tools: remove vexriscv_debug

This program is no longer needed.

The `openocd_vexriscv` package natively supports `etherbone`, and now
that the vexriscv debug module is available on Wishbone instead of as a
CSR, this module no longer works.

This change simplifies both tooling (because there is one fewer program
to run) and integration (because you don't need to modify your CSRs
anymore, just `register_mem()`.)

Signed-off-by: Sean Cross <sean@xobs.io>

vexriscv: reset wishbone bus on CPU reset

If the CPU is resetting during a Wishbone transfer, assert the ERR line.

Because the resetOut line is likely multiple cycles long, this should
give Wishbone enough time to finish its transfer, which will cause d.stb
and i.stb to go to 0, which will return d_err and i_err to 0.

Signed-off-by: Sean Cross <sean@xobs.io>

vexriscv: put debug bus directly on wishbone bus

By placing the VexRiscv debug bus on the Wishbone bus, the Etherbone
core can access 32-bit values directly from the core.  Additionally,
both reading and writing are supported without the need to do a SYNC
register as before.

Additionally, the address of the Wishbone bus won't move around anymore,
as it's fixed when doing `self.register_mem()`.

Signed-off-by: Sean Cross <sean@xobs.io>

add litex_setup script to clone and install Migen, LiteX and LiteX's cores

build/generic_platform: use list for sources instead of set

Ideally, we want to use an ordered set (to be able to keep compilation order), to avoid using an external package, we use a list.

bios/sdram: add ERR_DDRPH_BITSLIP constant and some cleanup

soc/integration/soc_sdram: add assertion on csr_data_width since BIOS only support SDRAM initialization for csr_data_width=8

setup.pu: fix exclude

boards/plarforms/genesys2: replace user_dip_sw with user_sw

boards/platforms/genesys2: add minimum HPC connectors to be able to test SATA, add programmer parameter

setup.py: exclude test, sim, doc directories

software/bios/linker: revert data section since required by RISC-V compiler

Merge pull request #80 from xobs/fix-vexriscv-csr-read

vexriscv_debug: use csr read()/write() accessors

vexriscv_debug: use csr read()/write() accessors

CSR access widths can be different from register widths.  8-bit
registers are common.

The runtime-generated `read()` and `write()` functions handle this
mapping correctly.  When direct register accesses are handled, this
mapping is lost.

Use the accessor functions rather than directly accessing the memory
addresses, so that we work on platforms other than 32-bit-wide.

Signed-off-by: Sean Cross <sean@xobs.io>

soc/integration/sdram_init: use fixed burst_length for each memtype (even in 1:2, use BL8 for DDR3 since BL4 is not efficient)

targets/nexys_video: remove read leveling constants (now automatic)

targets/nexys4ddr: s7ddrphy now supports ddr2, working

bios/sdram: improve bitslip selection when window can't be optimal (not enough taps for a full window)

soc/cores/uart: rename UARTMultiplexer to RS232PHYMultiplexer. UARTMultiplexer now acts on serial signals (tx/rx)

soc_core: add csr_expose parameter to be able to expose csr bus (useful when design is integrated in another)

bios/sdram: improve read leveling (artix7 read-leveling is now done automatically at startup)

bios/sdram: fix compilation with no write leveling

Merge pull request #79 from xobs/fix-vexriscv-data-read

vexriscv: debug: fix reading DATA register

vexriscv: debug: fix reading DATA register

The REFRESH register accepts an 8-bit address and determines which
register to refresh.  Since there are only two addresses currently in
use, this register can be either 0x00 or 0x04.

A refactor replaced the compare with one that checked for any 0 bits.
Since both 0x00 and 0x04 have 0 bits, this check always evaluated as
true, causing the logic to always refresh the CORE register.

Replace this check with an explicit check for 0x00.

Signed-off-by: Sean Cross <sean@xobs.io>

Merge pull request #78 from xobs/vexriscv_debug_bridge

Add Vexriscv debug bridge

setup: add vexriscv_debug to list of entrypoints

Add the vexriscv_debug program to the list of scripts created when
installing this module.  This program is a simple bridge that allows
openocd to talk to the vexriscv core so it can be debugged.

Signed-off-by: Sean Cross <sean@xobs.io>

tools: vexriscv_debug: add debug bridge

Add a bridge that uses litex_server to go from openocd to wishbone.

Signed-off-by: Sean Cross <sean@xobs.io>

cores/cpu/vexriscv: create variants: None and "debug", some cleanup

core/cpu/vexriscv/core: improve indentation

Merge pull request #77 from xobs/debug-vexriscv-enjoy

Enable support for vexriscv debugging

platforms/arty_s7: keep up to date with Migen

soc_core: uart: add a reset line to the UART

Enable resetting the UART by adding a ResetInserter to the UART.

The UART must be reset when resetting the softcore.

Signed-off-by: Sean Cross <sean@xobs.io>

soc: integration: use the new cpu_debugging flag for vexriscv

Allow a new cpu_debugging flag to be passed to the constructor to
enable in-circuit live debugging of the softcore under gdb.

Signed-off-by: Sean Cross <sean@xobs.io>

soc: vexriscv: add cpu debug support

Add support for debugging the CPU, and gate it behind a new cpu_debug
parameter.  With this enabled, a simple Wishbone interface is provided.

The debug version of the core adds two 32-bit registers to the CPU.
The register at address 0 indicates status, and is used to halt
and reset the core.

The debug register at address 4 is used to inject opcodes into the
core, and read back the result.

A patched version of OpenOCD can be used to attach to this bus via
the Litex Ethernet or UART bridges.

Signed-off-by: Sean Cross <sean@xobs.io>

vexriscv: verilog: pull debug-enabled verilog

The upstream vexriscv repo now generates both the current VexRiscv.v
softcore, as well as VexRiscv-Debug.v.  This -Debug varient exposes
their specialized debug bus that allows for attaching a modified version
of openocd.

Sync the litex repo with the upstream version to take advantage of debug
support.

Signed-off-by: Sean Cross <sean@xobs.io>

platforms/arty: merge with Migen

platforms/kc705: keep up to date with Migen

platforms/de0nano: keep up to date with Migen

README/boards: add precision on Migen's platforms

bios/sdram: also check for last read of scan to choose optimal window

bios/main: add cpu frequency to banner

bios/sdram: check for optimal read window before doing read leveling, increment bitslip if not optimal.

soc/cores/code_8b10b: update (from misoc)

bios/sdram: use new phy, improve scan, allow disabling high skew

software/bios: fix picorv32 boot_helper

bios/sdram: add write/read leveling scans

boards: add genesys2 (platform with clk/serial/dram/ethernet + target)

soc_core: remove assert on interrupt (added to catch design issues, but too restrictive for some usecases)

soc/integration/cpu_interface: add shadow_base parameter

Merge pull request #75 from xobs/bios-windows-build

soc: bios: fix windows build

soc: bios: fix windows build

The BIOS builds just fine on Windows, but afterwards tries to run
`chmod`.  This command does not exist on Windows, and is unnecessary.

Add a conditional guard to prevent this command from running on Windows.

Signed-off-by: Sean Cross <sean@xobs.io>

targets: change a7/k7ddrphy imports to s7ddrphy

soc/cores/cpu: add add_sources static method

When creating SoC with multiple sub-SoC already generated, we need an
easy way to add cpu sources.

Merge pull request #72 from bunnie/fix_riscv_boothelper

fix the vexriscv boot helper

fix the vexriscv boot helper

Merge pull request #71 from DeanoC/master

Fix for missing connectors for arty boards

Fix for missing connectors for arty boards

litex_term: cleanup getkey and revert default settings on KeyboardInterrupt

README: add list of supported CPUs/Cores and add link to tutorials

soc/integration/cpu_interface: use riscv64 toolchain instead of riscv32 (prebuild toolchain for windows can be found at gnutoolchains.com/)

add VexRiscv support (imported/adapted from misoc)

add VexRiscv submodule

allow multiple riscv32 softcores (use picorv32 cpu_type instead of riscv32)

build: use our own fhdl/verilog code (needed to avoid combinatorial loop in simulation)

soc/intergration/soc_core: don't delete uart/timer0 interrupts

xilinx/programmer: fix programmer

build/xilinx/vivado: add vivado ip support

soc_core: uncomment uart interrupt deletion

gen/sim: fix import to use litex simulator instead of migen simulator

build/xilinx/common/XilinxDDROutputImplS6: DDR_ALIGNMENT="C0" requires SRTYPE to be "ASYNC"

bios/sdram: update kuddrphy initialization procedure

soc/software/main: go to new line at startup

software/bios/main: add missing space

soc/integration/soc_core: improve error message for missing csrs

Merge pull request #68 from mithro/improve-csr-missing-error-message

Improving error message when csr name is not found.

Merge pull request #69 from mithro/conda-support

Adding conda environment and simple travis build

travis: Adding some color.

travis: Move the conda install into script so it can be folded.

travis: Making the output more readable.

travis: Build all the SoCs (without gateware).

 - TODO: Build the simulator SoC.

Adding a travis config which tests the conda environment still works.

Adding conda environment example.

This is a very light weight way of doing something similar to the
litex-buildenv.

Improving error message when csr name is not found.

Before;
```
"/usr/local/lib/python3.5/dist-packages/litex-0.1-py3.5.egg/litex/soc/integration/soc_core.py",
line 258, in get_csr_dev_address
return self.csr_map[name]
KeyError: 'core'
```

Now;
```
Traceback (most recent call last):
  File "XXXX/github/enjoy-digital/litex/litex/soc/integration/soc_core.py", line 259, in get_csr_dev_address
    return self.csr_map[name]
KeyError: 'ddrphy'

The above exception was the direct cause of the following exception:

Traceback (most recent call last):
  ...
  File "XXXX/github/enjoy-digital/litex/litex/soc/interconnect/csr_bus.py", line 199, in scan
    mapaddr = self.address_map(name, None)
  File "XXXX/github/enjoy-digital/litex/litex/soc/integration/soc_core.py", line 269, in get_csr_dev_address
    ) from e
RuntimeError: Unable to find ddrphy in your SoC's csr address map.

Check BaseSoC.csr_map in XXXX/github/enjoy-digital/litex/litex/boards/targets/arty.py

Found l2_cache, timer0, ddrphy2, buttons, sdram, identifier_mem, uart, uart_phy, leds, crg in the csr_map
```

Merge pull request #67 from cr1901/vivado-paths

xilinx/vivado: Provide a fallback mechanism for using the same root f…