cores/clock/s6pll: add phase support

cores/clock/xilinx: change clkfbout_mult loop order to select highest vco_freq

litex_term: make sure to unconfigure console when board is unplugged

soc/integration/builder: -x

cores: -x on spi.py

wishbone/SRAM: make read_only emited verilog code compatible with all tools

Quartus was not able to implement ROM correctly, see #228

soc/cores/uart: add FT245 FIFO mode support (sync & async)

build/altera/quartus: use .bat on win32/cygwin

build/xilinx/vivado: change severity of Common 17-55 critical warning to warning

cores/pwm: remove default CSR reset values.

soc: generate git header and show migen/litex git sha1 in bios

Merge pull request #223 from sergachev/master

support vivado incremental implementation

support vivado incremental implementation

Merge pull request #222 from antmicro/bump_vexriscv

cpu/vexriscv: bump submodule

cpu/vexriscv: bump submodule

bios/sdram: fix compilation warning

test/test_axi: remove use of rand_wait, rename rand_level to random

soc_core: round memory regions size/length to next power of 2 (if not already a power of 2)

Merge pull request #221 from antmicro/bump_vexriscv

cpu/vexriscv: bump submodule

cpu/vexriscv: bump submodule

bios/boot: fix default EMULATOR_RAM_BASE

cores/clock: cleanup

cores/clock: add initial iCE40 support

cores/spi_flash/add_clk_primitive: return if clk primitive is not needed

bios/boot: define EMULATOR_RAM_BASE if not defined, add KERNEL_IMAGE_RAM_OFFSET

soc_core: fix cpu_variant definition

bios/boot: fix booting rework

- keep emulator.bin in a specific ram (for now)
- print message when falling back to boot.bin
- print destination on tftp download (to ease debug)

soc_core: fix cpu_variant config (we don't want the extension)

Merge pull request #216 from antmicro/booting_vexriscv_linux

Rework booting Linux on VexRiscv

cores/spi_flash: add SpiFlashCommon and use it to add clk primitives (7-Series/ECP5 support for now)

platforms/versa_ecp5: add spiflash pads

soc_core: optimize mem_decoder

Non-optimized version was tested on 7-series and was additional resource usage
was not noticeable. This does not seems to be the case on iCE40 (see #220), so
hand optimize it. On 256MB aligned addresses, it should be equivalent to the
old decoder used by previously in LiteX.

The only requirement is that to have address aligned on size, which was already
the case. An assertion will trigger it this condition is not respected.

cores/up5ksram: optimize bus.adr decoding

cores/up5kspram: simplify and add support for all width/depth configurations

cores/pwm: remove clock_domain support (better to use ClockDomainsRenamer), make csr optional

cores/spi: rename add_control paramter to add_csr

soc_core: add SoCMini class (SoCCore with no cpu, sram, uart, timer) for simple designs

Merge pull request #219 from flammit/fix-ecp5-pll

soc: cores: fix name of EHXPLLL output clock in ECP5PLL

bios/boot: rework netboot/flashboot for VexRiscv in linux variant

Get rid of NETBOOT_LINUX_VEXRISCV/FLASHBOOT_LINUX_VEXRISCV defines
and use information about CPU_TYPE and CPU_VARIANT instead.

Use common kernel/rootfs/device tree/emulator images layout
when booting over network and from flash.

soc_core: generate extra string-based config defines

C preprocessor does not allow to compare strings, so
the current defines are not usable at the compile time.
This adds new defines that can be ifdefed.

soc_core: include information about cpu variant in csv and headers

soc: cores: fix name of EHXPLLL output clock in ECP5PLL

cores/spi: fix/simplify loopback

README: update banner

cores/spi: move CSR control/status to add_control method, add loopback capability and simple xfer loopback test

Moving control/status registers to add_control method allow using SPIMaster directly with exposed signals.
Add loopback capability (mostly for simulation, but can be useful on hardware too).

soc/cores: add ECC (Error Correcting Code)

Hamming codes with additional parity (SECDED):
- Single Error Correction
- Double Error Detection

platforms/tinyfpga_bx: add serial extension

README: add a few links to papers/presentations/tutorials

Merge pull request #218 from railnova/zynq

[fix] Slave interface HP0 clk name

[fix] Slave interface HP0 clk name

Merge pull request #217 from sergachev/master

spi: change CSR to CSRStorage

spi: change CSR to CSRStorage

soc_zynq: use zynq fabric reset as sys reset

soc_zynq: add missing axi hp0 clock

soc_zynq: move axi gp0 clock connection to add_gp0 method

soc_core: use fixed 16MB CSR address space

Using too small CSR address space cause a regression on PCIe SoC, this would
need to be understood if we want to reduce CSR address space under 16MB.

soc_sdram: limit main_ram to 512MB for now

Otherwise breaks linux-on-litex-vexriscv for targets with 1GB of ram, could
be removed when mem_map will be reworked on linux-on-litex-vexriscv.

compiler-rt: update to new location, fixes #209

soc_core: declare csr address size when registering csr, fixes #212

soc_cores: fix typos

Merge pull request #214 from gsomlo/gls-alignment-fixup

soc_core: additional csr_alignment follow-up fixes

soc_core: additional csr_alignment follow-up fixes

- Update a few additional places to use DFII_ADDR_SHIFT instead of
  a hard-coded 4, which assumed 32-bit alignment.

- Force 64-bit alignment Rocket -- the only supported configuration!

This is a fixup for commit f4770219, tested on Rocket and 64bit Linux.

Signed-off-by: Gabriel Somlo <gsomlo@gmail.com>

soc_core: add csr_alignment to allow 64-bit alignment with 64-bit CPUs

soc/integration: uniformize configuration constants declaration in SoCs (use self.config instead self.add_constant)

software/libbase/id: update code (length is now fixed to 256)

cores: add simple PWM (Pulse Width Modulation) module

core/spi: make cs_n optional (sometimes managed externally)

cores/spi_flash: add non-memory mapped S7SPIFlash modules based on SPIMaster (for design were we only want to re-program the bistream)

cores: add ICAP core (tested with reconfiguration commands)

cores: add simple and minimal hardware SPI Master with CPOL=0, CPHA=0 and build time configurable data_width and frequency.

soc/cores/spi: remove too complicated and does not seem reliable in all cases.

cores: add bitbang class with minimal hardware for I2C/SPI software bit-banging

cores: remove nor_flash_16 (obsolete, most of the boards are now using SPI flash)

cores/gpio: remove Blinker

Merge pull request #210 from DurandA/master

Add verilog submodule from CPU cores to manifest

Add verilog submodule from CPU cores to manifest

csr: add assert to ensure CSR size < busword (thanks tweakoz)

soc_core: update default RocketChip mem_map

soc_core: rearrange default mem_map

bios/main: fix #ifdefs for fw command

libnet/tftp: fix compilation warning

bios/main: fix spiflash compilation warnings

soc_sdram: allow main_ram_size > 256MB (limitation no longer exists)

targets: use new prefered way to add wishbone slave

soc_core: use new way to add wisbone slave (now prefered)

soc_core: remove 256MB mem_map limitation

mem_map was limited to 8 256MB for simplicity but has become an issue for
complex SoCs. Default mem_map size is still 256MB (retro-compatibility) but
size can now be specified.

soc/core: remove #!/usr/bin/env python3

Merge pull request #206 from gsomlo/gls-tftp-spinner

BIOS: TFTP: ASCII spinner progress indicator (cosmetic)

BIOS: TFTP: ASCII spinner progress indicator (cosmetic)

Merge pull request #204 from antmicro/write_to_flash

fw (flash write) command

core/spi_flash: re-integrate bitbang write support

bios: add fw (flash write) command

README: remove LiteUSB (deprecated)

boards: community supported boards are now located at https://github.com/litex-hub/litex-boards

liteeth: update mac imports (olds still works, but that's now the prefered way)

soc/cores: add usb_fifo with FT245 USB FIFO PHY from LiteUSB, deprecate LiteUSB

LiteUSB was not up to date was not a real USB PHY but was just providing USB FIFO PHYs.
New true USB cores are now available: Daisho, ValentyUSB, so it's better using
then for true USB support. We only keep the FT245 FIFO PHY in LiteX that can be
useful to interface with USB2/USB3 USB FIFOs.

README: update Intro

make sure #!/usr/bin/env python3 is before copyright header

test: add copyright header

add CONTRIBUTORS file and add copyright header to all files