utils: checkpoint aggregator: some physmem files are too big to read at once,
break it up into reading one page at a time. Also, avoid redoing a aggregating a checkpoint that's
already done.

--HG--
rename : util/checkpoint-aggregator.py => util/checkpoint_aggregator.py

ARM: Fix issue with m5.fast and ARM

ARM: Fix SPEC2000 benchmarks in SE mode. With this patch all
Spec2k benchmarks seem to run with atomic or timing mode simple
CPUs. Fixed up some constants, handling of 64 bit arguments,
and marked a few more syscalls ignoreFunc.

ARM: Fix IT state not updating when an instruction memory instruction faults.

ARM: Allow multiple outstanding TLB walks to queue.

ARM TLB: Fix bug in memAttrs getting a bogus thread context

ARM: Support table walks in timing mode.

ARM: Added support for Access Flag and some CP15 regs (V2PCWPR, V2PCWPW, V2PCWUR, V2PCWUW,...)

ARM: Decode the neon instruction space.

ARM: Add a comment to vfp.cc that explains the asm statements.

ARM: Move some case values out of ##included files.

This will help keep the high level decode together and not have it spread into
the subordinate decode stuff. The ##include lines still need to be on a line
by themselves, though.

ARM: Combine some redundant cases in one of the data decode functions.

ARM: Add comments to the classes in macromem.hh.

ARM: Move code from vfp.hh to vfp.cc.

ARM: Make some of the trace code more compact

ARM: Move the longer MemoryReg::printoffset function in mem.hh into the cc file.

ARM: Move the ISA "clear" function into isa.cc.

ARM: Get rid of the binary dumping function in utility.hh.

ARM: Get rid of the empty branch.cc.

ARM: Mark some ARM static inst functions as inline.

ARM: Move some predecoder stuff into a .cc file.

--HG--
rename : src/arch/arm/predecoder.hh => src/arch/arm/predecoder.cc

ARM: Decode to specialized conditional/unconditional versions of instructions.

This is to avoid condition code based dependences from effectively serializing
instructions when the instruction doesn't actually use them.

ARM: Make sure undefined unconditional ARM instructions decode as such.

ARM: Implement a version of mcr and mrc that works in user mode.

ARM: Hook the misc instructions into the thumb decoder.

ARM: Move some miscellaneous instructions out of the decoder to share with thumb.

ARM: Treat LDRD in ARM with an odd index as an undefined instruction.

ARM: fix sizes of structs for ARM Linux

ARM: Updated regressions for changes in SE mode stack

ARM: Fixup native trace support and add some v7/recent stack code

ARM: Detect a bad offset field for the VFP Ldm/Stm instructions in the decoder.

ARM: Make sure the upc is zeroed when vectoring to a fault.

ARM: Implement the getrusage syscall.

ARM: Implement the bkpt instruction.

ARM: Make undefined instructions obey predication.

ARM: Implement support for the IT instruction and the ITSTATE bits of CPSR.

ARM: Get rid of some of the old FP implementation.

ARM: Some TLB bug fixes.

ARM: Move Miscreg functions out of isa.hh

ARM: Implement the ARM TLB/Tablewalker. Needs performance improvements.

DMA: Make DmaPort generic enough to be used other places

ARM: SE needs a definition for PageTable::serialize/unserialize

ARM: Add BKPT instruction

--HG--
rename : src/arch/arm/isa/formats/unknown.isa => src/arch/arm/isa/formats/breakpoint.isa

ARM: Implement ARM CPU interrupts

ARM: Start over with translation from Alpha code as opposed to something that has cruft from 4 different ISAs.

ARM: Implement conversion to/from half precision.

ARM: Clean up VFP

ARM: Clean up the implementation of the VFP instructions.

ARM: Fix double precision load/store multiple decrement.

When decrementing, the higher addressed half of a double word is at a 4 byte
smaller displacement.

ARM: Even though writes to MVFR0/1 should be unpredictable, we need to make them to do nothing.

ARM: Make various bits of the FP control registers read only.

ARM: Implement the version of VMRS that writes to the APSR.

ARM: Ignore reads and writes to DCIMVAC.

ARM: Make MPIDR return 0 and ignore writes.

ARM: Implement the VCMPE instruction.

ARM: Fix vcvtr so that it uses the rounding mode in the FPSCR.

ARM: Fix saturation of VCVT from fp to integer.

ARM: Compensate for ARM's underflow coming from -before- rounding, but x86's after.

ARM: Implement flush to zero for destinations as well.

ARM: Fix up nans to match ARM's expected behavior.

ARM: Set the value of the MVFR0 and MVFR1 registers.

ARM: Implement flush to zero mode for VFP, and clean up some corner cases.

ARM: Add barriers that make sure FP operations happen where they're supposed to.

ARM: Implement the version of VCVT float to int that rounds towards zero.

ARM: Implement the floating/fixed point VCVT instructions.

ARM: Add code to extract and record VFP exceptions.

ARM: Implement the VFP version of VCMP.

ARM: Add support for VFP vector mode.

ARM: Introduce new VFP base classes that are optionally microops.

ARM: Implement VCVT between double and single width FP.

ARM: Implement vcvt between int and fp. Ignore rounding.

ARM: Consolidate the VFP register index computation code.

ARM: Implement the VFP negated multiplies.

ARM: Implement the VFP versions of VMLA and VMLS.

ARM: Implement the VFP version of vdiv and vsqrt.

ARM: Implement the VFP version of vsub.

ARM: Implement the VFP version of vadd.

ARM: Implement the VFP version of vabs.

ARM: Implement the VFP version of vneg.

ARM: Implement the VFP version of vmul.

ARM: Move the VFP data operation decode into a function.

ARM: Implement and update the DFSR and IFSR registers on faults.

ARM: Make integer division by zero return a fault.

ARM: Add in some missing SCTLR fields.

ARM: Decode ARM unconditional MRC and MCR instructions.

ARM: Move the CP15 decode block into a function.

ARM: Decode the unconditional version of ARM fp instructions.

ARM: Move the FP decode blocks into functions.

ARM: Warn/ignore when TLB maintenance operations are performed.

ARM: Handle accesses to TLBTR.

ARM: Handle accesses to the DACR.

ARM: Handle accesses to TTBR0 and TTBR1.

ARM: Convert the CP15 registers from MPU to MMU.

ARM: Add some support for wfi/wfe/yield/etc

ARM: Move PC mode bits around so they can be used for exectrace

ARM: Add a traceflag to print cpsr

ARM: Undef instruction on invalid user CP15 access

ARM: Decode the VSTR instruction.

ARM: Implement the vstr instruction.

ARM: BXJ should be BX when there is no J support