Command line option to print out List of SimObjects and their parameters

main: add .m5/options.py processing.  This file is processed before
arguments are parsed so that they can change the default options for
various config parameters.

Add .m5 configuration directory

python: Separate the options parsing stuff.  Remove options parsing stuff from
main.py so things are a bit more obvious.

params: Fix the memory bandwidth parameter

params: Fix floating point parameters

python: Move various utility classes into a new m5.util package so
they're all in the same place.  This also involves having just one
jobfile.py and moving it into the utils directory to avoid
duplication.  Lots of improvements to the utility as well.

--HG--
rename : src/python/m5/attrdict.py => src/python/m5/util/attrdict.py
rename : util/pbs/jobfile.py => src/python/m5/util/jobfile.py
rename : src/python/m5/util.py => src/python/m5/util/misc.py
rename : src/python/m5/multidict.py => src/python/m5/util/multidict.py
rename : util/stats/orderdict.py => src/python/m5/util/orderdict.py

MemReq: Add option to reset the time on a request.

Add hg commands for style check so you can check at times other than commit

Fix various SWIG warnings

Add missing dependencies on .i files

scons: proper fix for hg version stuff

scons: fix program_info.cc generation

Automated merge with ssh://m5sim.org//repo/m5

Get rid of bogus bus assertion.
It runs out that if a MemObject turns around and does a send in its
receive callback, and there are other sends already scheduled, then
it could observe a state where it's not at the head of the list but
the bus's sendEvent is not scheduled (because we're still in the
middle of processing the prior sendEvent).

Get rid of bogus cache assertion.
I was asserting that the only reason you would defer targets is if
a write came in while you had an outstanding read miss, but there's
another case where you could get a read access after you've snooped
an invalidation and buffered it because it applies to a prior
outstanding miss.

Scripts: Check for the appropriate build type as soon as possible.

HG: Add compiled hg revision and date to the standard M5 output.

Alpha: Get rid of an old include of a non-existant file.

Params: Allow nested namespaces in cxx_namespace

X86: Make the cpuid processor identifier return a real string.

X86: Make the code compile as 32 bit.

Params: Remove an unnecessary include.

X86: Make the e820 table manually or automatically configurable from python.

X86: Make the disassembly for halt conform with the other microops.

X86: Implement and hook up STI and CLI instructions.

X86: Make sure there's something to catch when the kernel messes with ports "behind" the pci config magic ports.

X86: Make the platform object initialize channel 0 of the PIT.

X86: Hook the speaker device to the pit device.

Timer: Fill out the periodic modes a little.

Dev: Seperate the 8254 timer from tsunami and use it in that and the PC.

BitUnion: Take out namespace declaration so bitunions can be declared inside classes.

X86: Add an event for the apic timer timeout. It doesn't get used yet.

X86: Rename the divide count register to divide configuration.

X86: Make the apic isr and irr work.

X86: Make the apic task priority register work.

X86: Make the logical destination and destination format work.

X86: Make the apic ID register work.

X86: Make the apic version register work.

X86: Implement a partial, sort of correct version of the protected mode variant of iret.

X86: Change how segment loading is performed.

X86: Make pushes and pops use the stack size instead of the data size.

X86: In non 64bit mode, throw a fault when a NULL segment is accessed.

X86: Take advantage of the new meta register.

X86: Keep handy values like the operating mode in one register.

X86: Change what the microop chks does.
Instead of computing the segment descriptor address, this now checks if a
selector value/descriptor are legal for a particular purpose.

X86: Add a microop to read a segments attribute register.

X86: Add microops and supporting code to manipulate the whole rflags register.

X86: Add microops which panic, fatal, warn, and warn_once.

X86: Truncate descriptors to 16 bits.

X86: Redo BSF.

X86: Flesh out 3dnow instruction decoding a bit and grab the byte immediate.

X86: Update the regressions for the new string instructions.

X86: Make string instructions work when rcx=0.

X86: Have all 8 machine check registers since the kernel assumes they're there.

X86: Bypass unaligned access support for register addressed MSRs.

X86: Remove enforcement of APIC register access alignment. Panic if more than one register is accessed at a time.

X86: Force the kernel to use a certain loops per jiffy instead of calculating it.

X86: Fix the implementation of BSF.

X86: Bit scan forward/reverse were accidentally transposed.

X86: Fix a byte register indexing issue in the sign extending move from memory microcode.

X86: Make the amount of system memory match the hardcoded e820 info.

X86: Make the regular console use the serial port as well.

X86: Update the regressions for the fact that rdtsc does something now.

X86: Add in some support for the tsc register.

CPU: Make the simple cpu trace data for loads/stores.

X86: Fix building on *BSD hosts

SCons: Fix more SCons version issues

Added tag copyright_update for changeset 60a931b03fb1

IGbE: Implement sending packet that is contained in more than 2 descriptors.

--HG--
extra : convert_revision : 8fb7d5fad5cb840f69c31aa8b331dbe09e46ee9d

SCons: Fixing SCons bug 2006 issues for non-alpha ISAs

--HG--
extra : convert_revision : 26e3edef06d6f82aaf162825c151d18faadd6e72

Make sure that output files are always checked success before they're used.
Make OutputDirectory::resolve() private and change the functions using
resolve() to instead use create().

--HG--
extra : convert_revision : 36d4be629764d0c4c708cec8aa712cd15f966453

SCons: More scons fixing for SCons bug 2006

--HG--
extra : convert_revision : d3656ab1e3c18251d4bcf6f5a31103d4b2dfdc43

SCons: add comments to SConscript documenting bug workaround

--HG--
extra : convert_revision : e6cdffe953d56b96c76c7ff14d2dcc3de3ccfcc3

PhysicalMemory: Add parameter for variance in memory delay.

--HG--
extra : convert_revision : b931472e81dedb650b7accb9061cb426f1c32e66

SCons: Manually specifying header only directories with Dir() works around the problem

--HG--
extra : convert_revision : d9713228d934cf4a45114a972603b8bca2bd27d3

SCons: Make BATCH options global sticky so libelf is built appropriately.

--HG--
extra : convert_revision : 4bca5c31b8421305d41aac072696964b39d7ff16

SCons: Add check for SCons version since the latest are broken.

--HG--
extra : convert_revision : bb0ea1221214e4e34d4223e345956c3febce3dc9

IGbE: Fix bug that limits wire performance a bit

--HG--
extra : convert_revision : 3f93c17f647a6955dab861da211174de856ee02c

Automated merge with ssh://daystrom.m5sim.org//repo/m5

--HG--
extra : convert_revision : 7922848bb1145bcb2ee07d672d21cfe2dd98fc03

Fix handling of writeback-induced writebacks in atomic mode.

--HG--
extra : convert_revision : 4fa64f8a929f1aa36a9d5a71b8d1816b497aca4c

X86: Put an RTC into the CMOS part of the southbridge.

--HG--
extra : convert_revision : a614373236fe75db6e6181fc152a02b541a131f3

Devices: Separate out the MC146818 RTC so both Alpha and X86 can use it.

--HG--
extra : convert_revision : 1e7f5185654ed0845678c2169c702d3b977159ed

X86: Turn #defines into consts.

--HG--
extra : convert_revision : c0416de5d88ca39f54494418768e68a93aa4f2aa

X86: Start implementing the south bridge stuff.

--HG--
extra : convert_revision : 92918c05eb3363155d78889bdab17baa8eae9dca

X86: Change the Opteron platform to be the PC platform.

--HG--
extra : convert_revision : 2c6ffebbad04a21cef6ba3fbc1803218908a6c37

Delete the Request for a no-response Packet
when the Packet is deleted, since the requester
can't possibly do it.

--HG--
extra : convert_revision : 8571b144ecb3c70efc06d09faa8b3161fb58352d

Don't FastAlloc MSHRs since we don't allocate them on the fly.

--HG--
extra : convert_revision : 02775cfb460afe6df0df0938c62cccd93a71e775

Add FAST_ALLOC_DEBUG and FAST_ALLOC_STATS as SConstruct options.

--HG--
extra : convert_revision : 56a7f646f2ac87019c78ba7fa62c5f4bdc00ba44

Fix cache problem with writes to tempBlock
getting wrong writeback address.

--HG--
extra : convert_revision : 023dfb69c227c13a69bfe2744c6af75a45828b0b

MIPS: Check endianness of binaries in SE mode.

--HG--
extra : convert_revision : e6c4bda6078eb68a26f8834411f744078c6bf5a9

Update long regression stats for semi-recent cache changes.

--HG--
extra : convert_revision : 7fef1e4f684ced37479ed363ebbb3a7485bc0d52

Fix a few Packet memory leaks.

--HG--
extra : convert_revision : 00db19f0698c0786f0dff561eea9217860a5a05a

Restructure bus timing calcs to cope with pkt being deleted by target.

--HG--
extra : convert_revision : db8497e73a44f2a06aab121e797e88b4c0c31330

Fix subtle cache bug where read could return stale data
if a prior write miss arrived while an even earlier
read miss was still outstanding.

--HG--
extra : convert_revision : 4924e145829b2ecf4610b88d33f4773510c6801a

Simpoints: Fix regression bug/Don't set process.simpoint, if simpoint doesn't exist

--HG--
extra : convert_revision : c156c49668815755c4c788f807e8eba32151aa24

Merge

--HG--
extra : convert_revision : ec5f41b2007ade15f6f4c4a1533e50f9cba2798e

X86: Refine the local APIC.

--HG--
extra : convert_revision : 2789c54ed555fed2f2a333fcc7dc6454f294ebf2

O3CPU: Don't call dumpInsts if DEBUG is not defined

--HG--
extra : convert_revision : 3194bde4c624d118969bfbf92282539963a72245

X86: Don't map the local APIC into the physical address space in SE mode.

--HG--
extra : convert_revision : b7103974b12130bbf43583c4cb5294b808add208