abc9_ops: ignore inouts of all cell outputs for topo ordering

write_xaiger: fix case of PI and CI and (* keep *)

abc9: break SCC by setting (* keep *) on output wires

abc9: add -run option

abc9: respect (* keep *) on cells

write_xaiger: add support and test for (* keep *) on wires

write_xaiger: cache arrival times

abc9: log which module is being operated on

Merge remote-tracking branch 'origin/master' into eddie/abc9_refactor

Merge pull request #1620 from YosysHQ/eddie/abc9_scratchpad

abc9: add some scripts/options into "scratchpad"

Merge pull request #1627 from YosysHQ/eddie/fix1626

synth_ice40: -abc2 to always use `abc` even if `-abc9`

Add #1626 testcase

synth_ice40: -abc2 to always use `abc` even if `-abc9`

Another conflict

cleanup

Merge remote-tracking branch 'origin/master' into eddie/abc9_refactor

Merge remote-tracking branch 'origin/master' into eddie/abc9_refactor

write_xaiger: create holes_sigmap before modifications

MIssed this merge conflict

Merge remote-tracking branch 'origin/master' into eddie/abc9_scratchpad

Merge branch 'eddie/abc9_refactor' of github.com:YosysHQ/yosys into eddie/abc9_refactor

Merge pull request #1625 from YosysHQ/eddie/abc9_mfs

abc9: re-enable "&mfs" optimisation for synth_{xilinx,ecp5}

abc9: fix help message, found by @nakengelhardt

write_xaiger: sort holes by offset as well as port_id

abc9: cleanup

abc9: remove -nomfs option

Merge remote-tracking branch 'origin/master' into eddie/abc9_mfs

Bump ABCREV for upstream fix

Merge pull request #1622 from YosysHQ/clifford/onpassreg

Add Pass::on_register() and Pass::on_shutdown()

Copy-pasta

synth_xilinx: synth_xilinx.abc9.xc7.W to replace XC7_WIRE_DELAY macro

abc9: add abc9.verify and abc9.debug options

Merge pull request #1624 from YosysHQ/eddie/abc9_leak

abc9: fix memory leak

abc9: fix memory leak

abc9: fix typos

Add abc9 sanity test

Tune abc9.script.flow

Add '-v' to &if for abc9.script.default.fast

abc9: start post-fix with semicolon

abc9.script.* constpad entries to start with '+'

Revert "abc9: if -script value is a file, then source it, otherwise commands"

This reverts commit 0696b7bc9e4bd86eadd0e0b92696392cc5dc6172.

Move abc9.* constpad entries to Abc9Pass::on_register()

Merge remote-tracking branch 'origin/clifford/onpassreg' into eddie/abc9_scratchpad

Bump version

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add Pass::on_register() and Pass::on_shutdown()

Signed-off-by: Clifford Wolf <clifford@clifford.at>

abc9_ops: fix reintegration by removing optimised-away boxes

read_aiger: more accurate debug message

read_aiger: do not double-count outputs for flops

write_xaiger: cleanup holes generation

write_xaiger: holes PIs only if whitebox

Add abc9.if.script.flow{,2} to constpad

scratchpad entry abc9.if.R to &if -R

abc9: if -script value is a file, then source it, otherwise commands

abc9: add time as last script command

Fix {C} substitution

Add RTLIL::constpad, init by yosys_setup(); use for abc9

Cleanup

Fix abc9 help, add labels

Merge remote-tracking branch 'origin/master' into eddie/abc9_refactor

Fix abc9_xc7.box comments

Fix abc9_xc7.box comments

scc to use design->selected_modules() which avoids black/white-boxes

Merge remote-tracking branch 'origin/master' into eddie/abc9_mfs

Merge remote-tracking branch 'origin/master' into eddie/abc9_refactor

Bump ABCREV for upstream fix

Merge pull request #1618 from YosysHQ/eddie/aiger_fixes

read_aiger fixes

read_aiger: consistency between ascii and binary; also name latches

read_aiger fixes

tests/aiger: write Yosys output

Add testcases

tests/aiger: write Yosys output

read_aiger: connect identical signals together

read_aiger: cope with latches and POs with same name

read_aiger: default -clk_name to be empty

abc9_ops -reintegrate: process box connections

read_aiger: do not process box connections, work standalone

Fix tabs and cleanup

read_aiger: consistency between ascii and binary

abc_exe: move 'count_outputs' check to abc

Merge branch 'master' into eddie/abc9_refactor

Merge branch 'master' of github.com:YosysHQ/yosys

Merge pull request #1181 from YosysHQ/xaig_dff

"abc9 -dff" option for sequential synthesis

Fix DSP48E1 sim

Add testcase from #1459

Re-enable &mfs for synth_{ecp5,xilinx}

Bump ABCREV

Add abc9_ops -reintegrate; moved out from now abc9_exe

abc9_map: drop padding in box connections

Stray log_module

Merge remote-tracking branch 'origin/xaig_dff' into eddie/abc9_refactor

Merge remote-tracking branch 'origin/master' into xaig_dff

Merge pull request #1617 from YosysHQ/eddie/abc9_dsp_refactor

Refactor abc9's DSP48E1 handling

Revert "write_xaiger to pad, not abc9_ops -prep_holes"

This reverts commit b5f60e055d07579a2d4f23fc053ca030f103f377.

Cleanup

read_aiger: add -xaiger option

scc to use design->selected_modules() which avoids black/white-boxes

Revert "scc command to ignore blackboxes"

This reverts commit 32695e5032fcaa932a67f63946ae5e2a1edc8d65.

Fix bad merge

abc9: uncomment nothing to map message

Merge remote-tracking branch 'origin/xaig_dff' into eddie/abc9_refactor