Add fileinfo to firrtl backend for top-level circuit

Merge pull request #1780 from YosysHQ/fix-test-bash

Fix make test on macOS: add bash to brewfile & fix argument order

fix argument order for macOS compatibility

add bash to brewfile

Default bash on macOS is version 3, which does not support `define -A`, now used in `tests/arch/run-test.sh`. Use brew to install newer bash.

Merge pull request #1769 from boqwxp/select_cleanup

Clean up code style and pseudo-private member usage in `passes/cmds/select.cc`

Merge pull request #1776 from boqwxp/precise_locations

Add AST node source location information in a couple more parser rules.

Add AST node source location information in a couple more parser rules.

Further clean up `passes/cmds/select.cc`.

Co-Authored-By: Eddie Hung <eddie@fpgeh.com>

Cleanup code style and pseudo-private member usage in `passes/cmds/select.cc`.

Update Copyright

Signed-off-by: Claire Wolf <claire@symbioticeda.com>

Merge pull request #1771 from waldyrious/license-update

License: bump year and add title

Merge pull request #1768 from boqwxp/smt2_cleanup

Clean up pseudo-private member usage in `backends/smt2/smt2.cc`.

Merge pull request #1746 from boqwxp/optimization

Add support for optimizing exists-forall problems.

Merge pull request #1773 from smunaut/fix_spram_model

ice40: Fix SPRAM model to keep data stable if chipselect is low

ice40: Fix SPRAM model to keep data stable if chipselect is low

According to the official simulation model, and also cross-checked
on real hardware, the data output of the SPRAM when chipselect is
low is kept stable. It doesn't go undefined.

Signed-off-by: Sylvain Munaut <tnt@246tNt.com>

License: bump year and add title

Fix invalid verilog syntax

Merge pull request #1759 from zeldin/constant_with_comment_redux

refixed parsing of constant with comment between size and value

Add regression tests for new handling of comments in constants

Merge pull request #1754 from boqwxp/precise_locations

Set AST node source location in more parser rules.

Merge pull request #1766 from YosysHQ/mmicko/regex_gcc48

Regex support for GCC 4.8

Clean up pseudo-private member usage in `backends/smt2/smt2.cc`.

Add support for optimizing exists-forall problems.

Modifies smt2 backend to recognize `$anyconst` etc. assigned to a wire with the `maximize` or `minimize` attribute and emit `; yosys-smt2-maximize` or `; yosys-smt2-minimize` directives as appropriate.
Modifies `backends/smt2/smtbmc.py` and `smtio.py` to recognize those directives and emit a `(maximize ...)` or `(minimize ...)` command at the end of `smt_forall_assert()`, as described in the paper "νZ - An Optimizing SMT Solver" by Nikolaj Bjørner et al.
Adds an example `examples/smtbmc/demo9.v` to show how it can be used.

exclude clang from checking

Add YS_ prefix to macros, add explanation and apply to older version as well

Merge pull request #1764 from Xiretza/fix-abcrev-check

Improve ABC repository management in Makefile

Added back tests for logger

Use boost xpressive for gcc 4.8

remove include where not used

Improve ABC repository management in Makefile

`rev-parse --short` output may have a different abbreviated hash length than
ABCREV, so a simple string comparison always fails, even if the correct
commit is checked out. Pass both commits through rev-parse and then
compare the full hashes instead.

Add an `echo-abc-rev` target so that packaging scripts can set ABCPULL=0 and
handle all the git nastiness themselves.

Added filter-out  for libyosys.so

Revert "Clean up 'install' Makefile target"

This reverts commit 2a746234fec2f6d14e9bfa40fd7f3478cdd539ea.

Revert "Improve ABC repository management in Makefile"

This reverts commit 90404e1969443a1b8a767ab8f3dc311709c5fe9d.

Merge pull request #1666 from Xiretza/improve-makefile

Makefile improvements for packaging scripts

Merge pull request #1751 from boqwxp/add_assert

Extend `add` command to allow adding $assert cells.

Add mandatory wasm file to zip file as well

Merge pull request #1757 from jiegec/fix-emcc

Fix compilation for emcc

refixed parsing of constant with comment between size and value

The three parts of a based constant (size, base, digits) are now three
separate tokens, allowing the linear whitespace (including comments)
between them to be treated as normal inter-token whitespace.

Add EXTRA_EXPORTED_RUNTIME_METHODS env for yosysjs

Fix compilation for emcc

verilog: add test

Merge pull request #1743 from YosysHQ/eddie/abc9_keep

abc9: improve (* keep *) handling

Merge pull request #1744 from YosysHQ/eddie/fix1675

Bump ABCREV to receive fix for #1675

Extend `add` command to allow adding cells for verification like $assert, $assume, etc.

verilog: also set location for simple_behavioral_stmt

Merge pull request #1753 from YosysHQ/dave/abc9-speedup

Add ScriptPass::run_nocheck and use for abc9

Merge pull request #1721 from YosysHQ/dave/tribuf-unused

deminout: Don't demote inouts with unused bits

Merge pull request #1755 from boqwxp/add_cmd_cleanup

Clean up `passes/cmds/add.cc` code style.

Clean up passes/cmds/add.cc code style.

Set AST source locations in more parser rules.

Merge pull request #1747 from YosysHQ/claire/partselfix

Fix partsel expr bit width handling and add test case

Add ScriptPass::run_nocheck and use for abc9

Signed-off-by: David Shah <dave@ds0.me>

Merge pull request #1716 from zeldin/ecp5_fix

ecp5: remove unused parameter from \$__ECP5_PDPW16KD

Fix partsel expr bit width handling and add test case

Signed-off-by: Claire Wolf <claire@symbioticeda.com>

xaiger: remove some unnecessary operations ...

... since they can not be triggered by (* keep *) anymore
(but could still be triggered by (* abc9_scc *) !?!)

Bump ABCREV to receive fix for #1675

abc9: for sccs, create a new wire instead of using entirety of existing

abc9: (* keep *) wires to be PO only, not PI as well; fix scc handling

abc: add abc.debug scratchpad option

remove unused parameters

Merge pull request #1742 from nakengelhardt/rpc-test-again

More rpc test fixes

rpc test: make frontend listen before launching yosys & introduce safeguard if yosys errors

Merge pull request #1739 from YosysHQ/eddie/issue1738

ice40: fix specify for -device {lp,u}

ice40: fix specify for ICE40_{LP,U}

tests: extend tests/arch/run-tests.sh for defines

ice40: fix implicit signal in specify, also clamp negative times to 0

Merge pull request #1735 from YosysHQ/eddie/abc9_dsp48e1

 xilinx: cleanup DSP48E1 handling for abc9

xilinx: consider DSP48E1.ADREG

xilinx: cleanup DSP48E1 handling for abc9

xilinx: improve specify for DSP48E1

xilinx: missing DSP48E1.PCIN timing from abc9_{map,model}.v

deminout: Don't demote inouts with unused bits

Signed-off-by: David Shah <dave@ds0.me>

Merge pull request #1691 from ZirconiumX/use-flowmap-in-noabc

Add -flowmap option to `synth{,_ice40}`

Fix bison warning for "pure-parser" option

Signed-off-by: Claire Wolf <claire@symbioticeda.com>

Merge pull request #1718 from boqwxp/precise_locations

Closes #1717. Add more precise Verilog source location information to AST and RTLIL nodes.

Merge pull request #1681 from YosysHQ/eddie/fix1663

verilog: instead of modifying localparam size, extend init constant expr

Merge pull request #1519 from YosysHQ/eddie/submod_po

submod: several bugfixes

iopadmap: Look harder for already-present buffers. (#1731)

iopadmap: Look harder for already-present buffers.

Fixes #1720.

Merge pull request #1724 from YosysHQ/eddie/abc9_specify

abc9: auto-generate *.lut/*.box files and arrival/required times from specify entries

Merge pull request #1729 from rqou/coolrunner2

coolrunner2 buffer cell insertion fixes

coolrunner2: Attempt to give wires/cells more meaningful names

coolrunner2: Fix invalid multiple fanouts of XOR/OR gates

In some cases where multiple output pins share identical combinatorial
logic, yosys would only generate one $sop cell and therefore one
MACROCELL_XOR cell to try to feed the multiple sinks. This is not valid,
so make the fixup pass duplicate cells when necessary. For example,
fixes the following code:

module top(input a, input b, input clk_, output reg o, output o2);

wire clk;

BUFG bufg0 (
    .I(clk_),
    .O(clk),
);

always @(posedge clk)
    o = a ^ b;
assign o2 = a ^ b;

endmodule

coolrunner2: Fix packed register+input buffer insertion

The register will be packed with the input buffer if and only if the
input buffer doesn't have any other loads.

coolrunner2: Insert many more required feedthrough cells

Merge pull request #1727 from YosysHQ/eddie/fix_write_smt2

ystests: fix write_smt2_write_smt2_cyclic_dependency_fail

ystests: fix write_smt2_write_smt2_cyclic_dependency_fail

Merge pull request #1726 from YosysHQ/eddie/fix1710

ast: fixes #1710; do not generate RTLIL for unreachable ternary branch

Add -flowmap to synth and synth_ice40

ast: fixes #1710; do not generate RTLIL for unreachable ternary

Comment out log()

Remove RAMB{18,36}E1 from cells_xtra.py

Small fixes

Fixes for older compilers

Revert "Fix tests/arch/xilinx/fsm.ys to count flops only"

This reverts commit 68f903c6dd7403a4cf280cf71ee02d20345938b5.

ast: quiet down when deriving blackbox modules

abc9_ops: suppress -prep_box warning for abc9_flop

xilinx: Update RAMB* specify entries

ice40: add delays to SB_CARRY

xilinx: add delays to INV

Make TimingInfo::TimingInfo(SigBit) constructor explicit