Fix misspelling

synth_xilinx: Support init values on Spartan 6 flip-flops properly.

techmap: Add support for extracting init values of ports

Merge branch 'master' of github.com:YosysHQ/yosys

Add missing -assert to equiv_opt

Merge pull request #1312 from YosysHQ/xaig_arrival

Allow arrival times of sequential outputs to be specified to abc9

Bump version

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1350 from YosysHQ/clifford/fixsby59

Properly construct $live and $fair cells from "if (...) assume/assert (s_eventually ...)"

Merge pull request #1330 from YosysHQ/clifford/fix1145

Add flatten handling of pre-existing wires as created by interfaces

Update README.md

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Rename conflicting wires on flatten/techmap, add "hierconn" attribute, fixes #1220

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add flatten handling of pre-existing wires as created by interfaces, fixes #1145

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1356 from emilazy/fix-makefile-shell

Use $(shell :; ...) in Makefile to force shell

Use $(shell :; ...) in Makefile to force shell

Did you think that `$(shell command -v ...)` would actually get run by
the shell? Foolish mortal; GNU Make is obviously far more wise than
thee, as it optimizes it to a direct -- and hence broken (since
`command` is a shell builtin) -- exec. This horrifying contortion
ensures that an actual shell runs the command and fixes the behaviour.

@Shizmob found the source of this misbehaviour; turns out gmake has a
hard-coded, incomplete list of shell builtins:

    https://github.com/mirror/make/blob/715c787dc69bac37827a7d6ea6d40a86c55b5583/src/job.c#L2691

This contains `command`, but the whole function is full of horrible
heuristic garbage so who knows. I'm so sorry.

Resolve TODO with pin assignments for SRL*

Merge remote-tracking branch 'origin/master' into xaig_arrival

Merge pull request #1354 from emilazy/remove-which-use

Replace `which` with `command -v` in Makefile too

Replace `which` with `command -v` in Makefile too

Merge pull request #1338 from YosysHQ/eddie/deferred_top

hierarchy -auto-top to work with (* top *) modules from read/read_verilog -defer

Adopt @cliffordwolf's suggestion

Expand test with `hierarchy' without -auto-top

Add `read -noverific` before read

Merge remote-tracking branch 'origin/master' into eddie/deferred_top

Merge pull request #1351 from emilazy/remove-which-use

Use `command -v` rather than `which`

Use `command -v` rather than `which`

Properly construct $live and $fair cells from "if (...) assume/assert (s_eventually ...)"

Fixes https://github.com/YosysHQ/SymbiYosys/issues/59

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add comments

Rename box

Merge remote-tracking branch 'origin/master' into xaig_arrival

Merge branch 'master' of github.com:YosysHQ/yosys

Recognise built-in types (e.g. $_DFF_*)

Merge pull request #1344 from YosysHQ/eddie/ice40_signed_macc

ice40_dsp to allow signed multipliers

Merge pull request #1347 from mmicko/fix_select_error_msg

Fix select command error msg, fixes issue #1081

Merge pull request #1346 from mmicko/fix_ecp5_cells_sim

Fix TRELLIS_FF simulation model

Fix select command error msg, fixes issue #1081

Fix TRELLIS_FF simulation model

ecp5_gsr: Fix typo

Signed-off-by: David Shah <dave@ds0.me>

Make abc9 test a bit more interesting

Recognise built-in types (e.g. $_DFF_*)

Remove trailing space

Missing dep for test_pmgen

Merge remote-tracking branch 'origin/master' into xaig_arrival

Merge pull request #1340 from YosysHQ/eddie/abc_no_clean

abc9 to not call "clean" at end of run (often called outside)

Improve tests/ice40/macc.ys for SB_MAC16

Do not restrict multiplier to unsigned

Merge pull request #1310 from SergeyDegtyar/master

Add new tests for ice40 architecture

Merge remote-tracking branch 'origin/master' into xaig_arrival

Merge pull request #1321 from YosysHQ/eddie/xilinx_srl

xilinx_srl pass for shift register extraction

Merge branch 'eddie/xilinx_srl' into xaig_arrival

Merge remote-tracking branch 'origin/master' into xaig_arrival

Format `-pwires`

Merge remote-tracking branch 'origin/master' into eddie/xilinx_srl

macc test fix

Merge pull request #1343 from whitequark/diamond-ffs

Add/update every Diamond FF primitive

ecp5: Add simulation equivalence check for Diamond FF implementations

Signed-off-by: David Shah <dave@ds0.me>

Fix macc test

div_mod test fix

fix div_mod test

ecp5: deduplicate Diamond FD/IFS/OFS/IO primitives.

ecp5: allow (and enable by default) GSR on FD/IFS/OFS primitives.

ecp5: add missing FD primitives.

ecp5: fix CEMUX on IFS/OFS primitives.

Fix test for counter

Merge branch 'master' into master

Add new tests.

Remove unnecessary common.v(assertions for testbenches).

Remove simulation from run-test.sh (unnecessary paths)

Remove simulation from run-test.sh

Merge pull request #1337 from YosysHQ/eddie/fix_carry_wrapper

Fix $__ICE40_CARRY_WRAPPER, restore abc9 functionality

Nicer formatting

parse_xaiger() to do "clean -purge"

Output has priority over input when stitching in abc9

Group abc_* attribute doc with other attributes

abc9 to not call "clean" at end of run (often called outside)

Merge pull request #2 from YosysHQ/master

Pull from upstream

Merge pull request #3 from YosysHQ/Sergey/tests_ice40

Merge my changes to tests_ice40 branch

Fix typo that's gone unnoticed for 5 months!?!

Add constant expression attribute to test

Remove newline

Restore non-deferred code, deferred case to ignore non constant attr

Rename boxes too

Bump YOSYS_VER

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add comments for examples from Lattice user guide

Use a dummy box file if none specified

-auto-top should check $abstract (deferred) modules with (* top *)

read_verilog -defer should still populate module attributes

Add failing test

Comment out SB_MAC16 arrival time for now, need to handle all its modes

Add arrival for SB_MAC16.O

Add arrival times for U

LX -> LP

Round not floor

Add LP timings

LX -> LP

Merge remote-tracking branch 'origin/eddie/fix_carry_wrapper' into xaig_arrival

Add run-test.sh too

Do not overwrite LUT param

Add SB_CARRY to ice40_opt test

Add ice40_opt test

Do not overwrite LUT param