synth_ice40: -abc2 to always use `abc` even if `-abc9`

write_xaiger: create holes_sigmap before modifications

Merge pull request #1625 from YosysHQ/eddie/abc9_mfs

abc9: re-enable "&mfs" optimisation for synth_{xilinx,ecp5}

write_xaiger: sort holes by offset as well as port_id

abc9: remove -nomfs option

Merge remote-tracking branch 'origin/master' into eddie/abc9_mfs

Bump ABCREV for upstream fix

Merge pull request #1622 from YosysHQ/clifford/onpassreg

Add Pass::on_register() and Pass::on_shutdown()

Merge pull request #1624 from YosysHQ/eddie/abc9_leak

abc9: fix memory leak

abc9: fix memory leak

Bump version

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add Pass::on_register() and Pass::on_shutdown()

Signed-off-by: Clifford Wolf <clifford@clifford.at>

write_xaiger: cleanup holes generation

write_xaiger: holes PIs only if whitebox

Fix abc9_xc7.box comments

Fix abc9_xc7.box comments

scc to use design->selected_modules() which avoids black/white-boxes

Merge remote-tracking branch 'origin/master' into eddie/abc9_mfs

Bump ABCREV for upstream fix

Merge pull request #1618 from YosysHQ/eddie/aiger_fixes

read_aiger fixes

read_aiger: consistency between ascii and binary; also name latches

Add testcases

tests/aiger: write Yosys output

read_aiger: connect identical signals together

read_aiger: cope with latches and POs with same name

read_aiger: default -clk_name to be empty

Merge branch 'master' of github.com:YosysHQ/yosys

Merge pull request #1181 from YosysHQ/xaig_dff

"abc9 -dff" option for sequential synthesis

Fix DSP48E1 sim

Add testcase from #1459

Re-enable &mfs for synth_{ecp5,xilinx}

Bump ABCREV

Merge remote-tracking branch 'origin/master' into xaig_dff

Merge pull request #1617 from YosysHQ/eddie/abc9_dsp_refactor

Refactor abc9's DSP48E1 handling

abc9: uncomment nothing to map message

Wrap arrival functions inside `YOSYS too

Fixes

Fixes

Merge pull request #1616 from nakengelhardt/abc_scratchpad_arg_warn

error if multiple -g options are given for abc

Fix return value of arrival time functions, fix word

Bump ABCREV for upstream fix

abc9: remove -markgroups option, since operates on fully selected mod

abc9: cleanup

write_xaiger: make more robust, update doc

write_aiger: make more robust

error if multiple -g options are given for abc

Add abc9.dff scratchpad option

Merge remote-tracking branch 'origin/master' into xaig_dff

Merge pull request #1582 from nakengelhardt/abc_scratchpad_script

Check scratchpad for abc options

Merge remote-tracking branch 'origin/master' into xaig_dff

Reword (* abc9_flop *) description

check scratchpad for arguments in abc pass too

inherit default values when checking scratchpad for arguments

Merge pull request #1611 from YosysHQ/mmicko/wrapcarry_fix

Valid to have attribute starting with SB_CARRY.

Valid to have attribute starting with SB_CARRY.

Restore write_xaiger's holes_mode since port_id order causes QoR

regressions inside abc9

share codepath for scratchpad argument handling with command arguments

Merge branch 'master' of https://github.com/YosysHQ/yosys into abc_scratchpad_script

Cleanup

Fix spacing

write_xaiger: get rid of external_bits dict

Combine tests to check multiple clock domains

Drive $[ABCD] explicitly

Merge pull request #1604 from whitequark/unify-ram-naming

Harmonize BRAM/LUTRAM descriptions across all of Yosys

synth_xilinx -dff to work with abc too

Merge remote-tracking branch 'origin/master' into eddie/abc9_dsp_refactor

Merge remote-tracking branch 'origin/master' into xaig_dff

Add 'abc9 -dff' to CHANGELOG

Update doc

Update comments

abc9 -keepff -> -dff; refactor dff operations

Merge pull request #1609 from YosysHQ/clifford/fix1596

Always create $shl, $shr, $sshl, $sshr cells with unsigned B inputs

Always create $shl, $shr, $sshl, $sshr cells with unsigned B inputs

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1601 from YosysHQ/eddie/synth_retime

"abc -dff" to no longer retime by default

Merge pull request #1608 from YosysHQ/eddie/ifndef_YOSYS

ifdef __ICARUS__ -> ifndef YOSYS

ifndef __ICARUS__ -> ifdef YOSYS

ifdef __ICARUS__ -> ifndef YOSYS

Rework abc9's DSP48E1 model

Merge pull request #1606 from YosysHQ/eddie/improve_tests

Fix a few issues in tests/arch/*

Revert insertion of 'reg', leave note behind

Merge pull request #1605 from YosysHQ/iopad_fix

iopad mapping should take care of existing io buffers

Fix anlogic async flop mapping

Clamp -46ps for FDPE* too

Get rid of (* abc9_keep *) in write_xaiger too

Cleanup abc9, update doc for -keepff option

Restore abc9 -keepff

attributes.count() -> get_bool_attribute()

Added a test case

take skip wire bits into account

Harmonize BRAM/LUTRAM descriptions across all of Yosys.

This commit:
  * renames all remaining instances of "DRAM" (which is ambiguous)
    to "LUTRAM" (which is not), finishing the work started in
    the commit 698ab9be;
  * renames memory rule files to brams.txt/lutrams.txt;
  * adds/renames script labels map_bram/map_lutram;
  * extracts where necessary script labels map_ffram and map_gates;
  * adds where necessary options -nobram/-nolutram.

The end result is that BRAM/LUTRAM/FFRAM aspects of every target
are now consistent with each other.

Per architecture:
  * anlogic: rename drams.txt→lutrams.txt, add -nolutram, add
    :map_lutram, :map_ffram, :map_gates
  * ecp5: rename bram.txt→brams.txt, lutram.txt→lutrams.txt
  * efinix: rename bram.txt→brams.txt, add -nobram, add :map_ffram,
    :map_gates
  * gowin: rename bram.txt→brams.txt, dram.txt→lutrams.txt,
    rename -nodram→-nolutram (-nodram still recognized), rename
    :bram→:map_bram, :dram→:map_lutram, add :map_ffram, :map_gates

Re-arrange FD order

Missing character

Do not do call equiv_opt when no sim model exists

Fix warnings

Call equiv_opt with -multiclock and -assert

Cleanup xilinx boxes

Cleanup ice40 boxes

Cleanup ecp5 boxes

parse_xaiger to not take box_lookup

parse_xaiger to reorder ports too