[xcc, sim] added slei/sleui in lieu of slti/sltiu

Rationale was that since we have the datapath for rc = (ra < rb),
it's straightforward to also add rc = !(imm < rb) = (rb <= imm).

[sim] yet another fix stdint.h __STDC_LIMIT_MACROS problem

[sim] fix stdint.h __STDC_LIMIT_MACROS problem

[sim, xcc] branches now have 2-byte-aligned displacements

This will facilitate 16-bit instructions later on

[sim, xcc] added PCRs to replace k0 and k1

[sim, xcc] bthread threading model exposed; insn encoding cleaned up

[sim] fixed bug in msub.d; added ability to print FPRs in debug mode

[sim] added atomic memory operations

[xcc] argc/argv work for 32b programs

Some patch-up code runs as soon as the 32b version of crt1 begins running
that massages the pointers accordingly.

[sim] privileged mode support for 32-bit operation

[xcc,sim] added fused multiply-add and its cousins

[xcc,sim] Eliminated slori instruction

the "li" macro in RISC-V assembly isn't as efficient anymore for 64b
constants, and "la" doesn't work for 64b addresses with ".set noat".
But it's worth it to remove an ugly instruction.

[pk,fesvr] improved proxykernel build system

Now uses a modified MCPPBS.  Add --host=riscv to configure path.

Front-end server now just searches PATH for riscv-pk, so just install the pk
to somewhere in your path.

[sim] integrated SoftFloat-3 with ISA sim; removed SoftFloat-2b

[sim] specialized softfloat for riscv

[sim] added riscv folder to softfloat

[sim] added SoftFloat-3 source

[xcc,sim] implement FP using softfloat

The intersection of the Hauser FP and MIPS FP is implemented.

[sim] removed unused elf loader

[sim] added softfloat

[sim,xcc] Added first few Hauser FP insns (sign-injection)

Also updated FPmove test case to test negation and moving between FP regs

[sim] Bug fixes in shifts, plus a new test case

[xcc] Removed ctc1, cfc1 instructions; added fp move test case

[xcc,pk,sim] Added first part of FP support

In particular, FP loads, stores, and moves now work.

[sim,xcc] removed sll32/srl32/sra32 opcodes

These instructions handled static shift amounts >= 32.  Since we have
a 6-bit shift amount field, these opcodes are no longer necessary.

[pk,sim,xcc] Renamed instructions to RISC-V spec

All word-sized arithmetic operations are now postfixed with 'w',
and all double-word-sized arithmetic operations are no longer
prefixed with 'd'.  mtc0/mfc0 are removed and replaced with
mfpcr/mtpcr/mwfpcr/mwtpcr.

[gcc] generate code for complex branches

[sim,xcc] Changed instruction format to RISC-V

Massive changes to gcc, binutils to support new instruction encoding.
Simulator reflects these changes.

[sim] various fixes to get the sim work with the fesvr

[pk,sim] removed cop0 console i/o support

[pk,sim] first cut of appserver communication link

[pk,sim] added temporary "exit" functionality

Reorganized directory structure

Moved cross-compiler to /xcc/ rather than /
Added ISA sim in /sim/
Added Proxy Kernel in /pk/ (to be cleaned up)
Added opcode map to /opcodes/ (ditto)
Added documentation to /doc/