pass metadata: some more rough work on dumping the parameters and attributes

pass metadata: fixed the MetadataWriter object initializer so GCC 4.8 is happy

pass metadata: added the output of parameters,

it's kinda dumb at the moment and needs parsing based on type but it's a start

pass metadata: fixed some of the output formatting

pass metadata: initial commit of the metadata pass for exporting design metadata for yosys assisted tooling

Bump version

Merge pull request #3269 from YosysHQ/micko/fix_autotop

Reorder steps in -auto-top to fix synth command, fixes #3261

abc: Add support for FFs with reset in -dff

Bump version

sv: fix always_comb auto nosync for nested and function blocks

Reorder steps in -auto-top to fix synth command, fixes #3261

Next dev cycle

Release version 0.16

Bump version

show: Fix width labels.

See #3266.

Update CHANGELOG and manual

Merge pull request #3265 from YosysHQ/micko/sim_improvements

Improve sim by setting proper past D and AD signals

past_ad initial value setting

setInitState can be only one altering values

Set past_d value for init state

Merge pull request #3264 from jix/invalid_ff_dcinit_merge

opt_merge: Add `-keepdc` option required for formal verification

Bump version

opt_merge: Add `-keepdc` option required for formal verification

The `-keepdc` option prevents merging flipflops with dont-care bits in
their initial value, as, in general, this is not a valid transform for
formal verification.

The keepdc option of `opt` is passed along to `opt_merge` now.

Merge pull request #3263 from YosysHQ/micko/clk2ff_init

Set init values for wrapped  async control signals

Set init values for wrapped async control signals

Merge pull request #3262 from YosysHQ/micko/verific_hiernet

Preserve internal wires for external nets

Preserve internal wires for external nets

Bump version

Merge pull request #3256 from YosysHQ/micko/aiw_multiclock

Support memories in aiw and multiclock

 Support memories in aiw and multiclock

Bump version

Merge pull request #3259 from YosysHQ/micko/verific_valgrind

Fix valgrind tests when using verific

Fix valgrind tests when using verific

Merge pull request #3260 from YosysHQ/micko/proper_scopename

Proper scope naming from FST

Proper scope naming from FST

Merge pull request #3250 from YosysHQ/micko/verific_consistent

Import Verific netlist in consistent order

Bump version

Merge pull request #3258 from jix/fix-no-assertions

smtbmc: fix bmc with no assertions

smtbmc: fix bmc with no assertions

this was broken by the `--keep-going` changes

Bump version

kernel/mem: Only use FF init in read-first emu for mem with init

Merge pull request #3253 from jix/smtbmc-nodeepcopy

smtbmc: Avoid unnecessary deep copies during unrolling

Merge pull request #3247 from jix/smtbmc-keepgoing

smtbmc `--keep-going`

Merge pull request #3194 from Ravenslofty/abc9-flow3mfs

abc9: add flow3mfs script

Merge pull request #3246 from YosysHQ/gatecat/timing-derive-fix

abc9_ops: Also derive blackboxes with timing info

gowin: Add oscillator primitives

smtbmc: Avoid unnecessary deep copies during unrolling

Update URL to zlib

Properly mark modules imported

Bump version

Add some more reserve calls to RTLIL::Const

This results in a slight ~0.22% total speedup synthesizing vexriscv

Merge pull request #3249 from YosysHQ/micko/no_startoffset

Add -no-startoffset option to write_aiger

Import verific netlist in consistent order

Add -no-startoffset option to write_aiger

Bump version

Merge pull request #3243 from nakengelhardt/fix_aiw_comment

smtbmc: ignore # comment lines

yosys-smtbmc: Option to keep going after failed assertions in BMC mode

yosys-smtbmc: Fix typo in help text, remove trailing whitespace

abc9_ops: Also derive blackboxes with timing info

Signed-off-by: gatecat <gatecat@ds0.me>

ignore # comment lines

Bump version

Update abc with latest fix

Proper SigBit forming in sim

Proper SigBit forming in sim

Bump version

xilinx: Add RAMB4* blackboxes

Bump version

More verbose warnings

Merge pull request #3236 from YosysHQ/micko/tb_initial

Recognize registers and set initial state for them in tb

Bump version

Recognize registers and set initial state for them in tb

Update sim help message.

Bump version

gowin: add support for Double Data Rate primitives

Signed-off-by: YRabbit <rabbit@yrabbit.cyou>

Merge pull request #3232 from YosysHQ/micko/fst2tb

Added fst2tb pass for generating testbench

Added fst2tb pass for generating testbench

Merge pull request #3213 from antonblanchard/abc-typo

abc: Fix {I} and {P} substitution

Proper example code

Bump version

Merge pull request #3229 from YosysHQ/micko/sim_date

Add date parameter to enable full date/time and version info

Merge pull request #3222 from zachjs/prune-linux-ci

Prune Linux CI builds

Merge pull request #3228 from YosysHQ/micko/disable_tests

Disable tests on most of platforms

Add "sim -q" option

Signed-off-by: Claire Xenia Wolf <claire@clairexen.net>

Add date parameter to enable full date/time and version info

Small fix in "sim" help message

Signed-off-by: Claire Xenia Wolf <claire@clairexen.net>

Merge pull request #3226 from YosysHQ/micko/btor2witness

Sim support for btor2 witness files

FstData already do conversion to VCD

Support cell name in btor witness file

Fix handling of some formal cells in btor back-end

Signed-off-by: Claire Xenia Wolf <claire@clairexen.net>

handle state names of $anyconst and $anyseq

Prune Linux CI builds

Proper write of memory data

Disable tests on most of platforms

Bump version

intel_alm: M10K write-enable is negative-true

Start work on memory init

Fixes and error check

cleanup

Error checks for aiger witness

btor2 witness co-simulation