bug 676: add start of svp64 maxloc, based on pospopcount

bug 1236: add extra argument to svstep: RA.

bug 676: put maxloc.py test data into array

remove unneeded tests

bug 672: add python-based maxloc.py for unit testing

bug 676: add first cut at maxloc copy/paste from ddffirst test

fixedsync.mdwn: change sync from v3.1B version to v3.0B version

to use the v3.1B version requires fixing fields.text to use the new
L and SC fields, which requires deciphering all the places where the
current L (named L2) field is used and making sure they'll be correct still.

using the old interpretation of sync should be correct, but less optimal,
assuming OpenPower got their backwards compatibility correct.

bug 1034: make sv.crternlogi test a vector-vector-scalar on *0,*16,31

shorten call to ISACaller.prep_namespace

bug 1034: cut/paste error on crternlogi, 4*BT+32 should be just BT+32

bug 1034: clarify CR field encoding (extra/value)

whoops

add BA_BFB decode to PPCRecord and SVP64Record

bug 1034: add first version of sv.crternlogi unit test

bug 1034: yet again move crternlogi due to size of operands

bug 10344: had to move crfternlogi to TLI-Form

bug 1034: add crbinlog and crternlogi, rename crbinlog to crfbinlog

bug 1034: properly qualify crbinlog and crternlogi in sv_analysys.py

bug 1034: add crbinlog unit test, fix binlog test, move maddsub*

bug 1034: add crbinlog and binlog, unit test binlog done

bug 1034: add crternlogi. involved adding a new CR field BFA_BFB_BF sigh

bug 1251: WIP stbcx removed

fix memory locations in linked-list test_caller_svp64_ldst.py

fptrans.mdwn: don't parenthesize register being assigned to

Fixes: https://bugs.libre-soc.org/show_bug.cgi?id=1247

whitespace

.gitlab-ci.yml: re-add maxschedchunk, it provides massive speedups -- ~2x on CI

this essentially reverts bfb9d7f312ebb5f394414b5e1ea8f03728af4489

on CI, bfb9d7f312ebb5f394414b5e1ea8f03728af4489 took 5h45m:
https://salsa.debian.org/Kazan-team/mirrors/openpower-isa/-/jobs/5038101
the parent commit took 2h37m:
https://salsa.debian.org/Kazan-team/mirrors/openpower-isa/-/jobs/5034703

bug 1183: correct comments from cut/paste

remove pytest option which hard-codes assumptions about installed version

elf/simple_cases: disable case_static_glibc for now, re-enable when we work on it again.

add make_gdb_vm_image.sh script, it doesn't work yet but could be useful

see https://bugs.libre-soc.org/show_bug.cgi?id=1228#c15

load_elf: dump a sequence of gdb commands for easy debugging

dumps a sequence of gdb commands that can easily be copied from
the output and pasted into gdb to reset the stack to what load_elf
uses, instead of what gdb's execve does.

MemMMap: fix brk_syscall -- use unrounded input address as heap end

it should use the input address as given when tracking the end of
the heap and returning addresses. it still needs to align addresses
when mapping/unmapping pages.

load_elf: add forgotten auxv entries

load_elf: copy linux's auxv, argv, and env layout

load_elf: match linux better for statically-linked binaries

we still need more auxv entries, but the rest should match close
enough now.

elf/simple_cases: enable debug info for statically-linked glibc demo

MemMMap: raise error for bad load/fetch addresses when emulating mmap

caller.py: don't try to make zero-sized memory accesses, they error

test/elf/__init__: make objdump go to default log kind -- it's quieter

caller.py: implement writev syscall

fixedsync.mdwn: add sync instruction

MemMMap: use modified_pages.discard instead of remove since pages may not be modified

test/ldst: add fixedsync tests for b/h/w/d ll/sc, but not quadword

quadword probably doesn't work correctly and probably requires a bit of work

major/minor_62: add FIXMEs to lq/stq to match the FIXMEs on lqarx/stqcx.

fixedsync/minor_31: add stqcx. because I'm adding the others anyway

fixedsync/minor_31: add lqarx because I'm adding the others anyway

minor_62.csv: add unofficial and comment2 fields

major.csv: add unofficial and comment2 fields

fixedsync.mdwn: implement other sizes: lbarx lharx ldarx stbcx. sthcx. stdcx.

still unimplemented: lqarx and stqcx.

fixedsync.mdwn: fix stwcx. pseudocode

ISACaller: add PowerISA spec. reference for real_page_size

ISACaller: implement real_addr pseudo-code helper

test/state: support memory in ExpectedState

add initial lwarx unit test and pseudocode

add WIP lrsc mdwn for stbcx

take every opportunity *not* to go onto a separate line with commas

bad:
-        log("is priv", instr_is_privileged, hex(self.msr.value),
-            self.msr[MSRb.PR])

good:
-        if instr_is_privileged and self.msr[MSRb.PR] == 1:
+        PR = self.msr[MSRb.PR]
+        log("is priv", instr_is_privileged, hex(self.msr.value), PR)
+        if instr_is_privileged and PR == 1:

elf/simple_cases: add hello world statically-linked to glibc

it errors when reaching stwcx.

caller.py: implement readlink/readlinkat syscalls

caller.py: implement a pile of syscalls

this implements read, mmap, mmap2, brk, openat, uname, and newuname.

it also stubs out munmap, mprotect, and pkey_mprotect so programs
don't crash cpython.

load_elf: set mem.heap_range so brk works

Mem: speed up log_fancy by using make_sim_state_dict()

ppc_flags: include more headers for uname, openat, etc.

syscalls/__init__: log which syscall is made

this is very handy when looking at logs, since you no longer have to
manually translate syscall numbers to syscall names.

MemMMap/SimState: speed up SimState.get_mem() for large memories

make MemMMap use struct.Struct.unpack_from to read a whole page at
once, rather than doing a sequence of loads. This makes an ELF
binary statically-linked to glibc able to run many instructions per
second rather than one every tens of seconds or so.

MemMMap: log mmap calls

mem.py: make MMapEmuBlock use hex for repr

Mem: don't log loads when dumping, you'll see the memory dump anyway

this avoids a giant list of memory-load log messages immediately
followed by a much nicer memory dump, just show the memory dump
without logging every single load needed to create the memory dump.

This also makes memory-dumping faster for large memories.

MemMMap: finish implementing brk_syscall

caller.py: use yield from on is_ffirst_mode since it's a generator

caller.py: fix undefined ffirst, hope I guessed the correct value

caller.py: XLEN must be accessed as self.XLEN

reenable tests

bug #672: fix sv.minmax dd-ffirst-single unit test

bug #672: invert testing in sv.minmax and add Rc=1

bug #676: add sv.minmax dd-ffirst-single test

added a log func on the expected results for scalar ddffirst

added a log func on the expected results for scalar ddffirst

add repr function to CR field

correction to idx

correction to ra

correction to VL

added the expected results for scalar ddffirst

starting on the unit test for scalar ddffirst

bug #1183: add test function sv_cmpi

based on https://bugs.libre-soc.org/show_bug.cgi?id=1183#c3

bug #1183: attempt first ddffirst mapreduce mode

correction syntax error

bug 672: remove redundant/incorrect comment in pospopcount

bug 672: pospopcount, cleanup, no functional change

bug 672: pospopcount, correct NGI Grant

bug #672: more code-comments

comments

bug #672: shorten pospopcount further

by setting VL=MVL=8 the sv.popcntd/sw=8 will wipe out the unused destinations
to zeros, so no need to clear them manually. loses one additional instruction

bug #672: pospopcount working with large arrays

pospopcount is supposed to be able to handle long arrays of data,
but it turns out that sv.lbzu/pi/dw=8 was calculating an EA in 8-bit,
meaning that it wrapped around to a zero memory address.
now this is resolved the code which has been made shorter actually works

bug #672: pospopcount using sv.lbzu/pi/dw=8 error

COMPLEX! this turns out to be a spec violation where RA (EA)
*must* be treated as 64-bit *NOT* have its width overridden
just because destination elwidth is set to 8-bit.
* source elwidth is supposed to apply to STORE
* dest elwidth is supposed to apply to LOAD
but those are MEMORY DATA not memory ADDRESSes they are
supposed to apply to.

TODO, most likely LDST_IDX needs fixing (RB may also need
an elwidth cancellation/override, have to check the spec)

bug #672: shorter pospopcount but not fully working

variant on pospopcount but when 241 array items instead of 240 are used
it produces the wrong answer. under investigation

ISACaller/parser: kludge: support (RA|0) when elwidth != 64

https://bugs.libre-soc.org/show_bug.cgi?id=1221

isatables: update generated csvs

bug #672: pospopcount finally got the right answer

forgot to add popcntd initially, lots of futzing around, still work to do
but it gives a correct answer now

bug #672: fixing pospopcount assembler

there is a lot going on here, this is pushing the boundaries of
what ISAcaller can do (or hasnt been asked to do... until now)
* gbbd (gather bits and bytes double) had to be added
* sw=8,dw=64 had to be fixed (XLEN is actually 64 there
  but source elements have to be ZERO-EXTENDED...)
* a bug in sv.addi/sw=8 was found
  https://bugs.libre-soc.org/show_bug.cgi?id=1221
* some changes to setvl have to be made/written (!)
* sv.bc in CTR-reduction mode needs to potentially be fixed
  or at least properly examined

fix elwidth overrides when sw=8
the way that XLEN works is it must be MAX(sw,dw) which is not what
was happening, it was fixed at sw (source width)