tracer: add support for Python 3.7.

fhdl.ast: bits_sign→shape.

fhdl.ast: add tests for most logic.

Measure test coverage.

compat.fhdl.{module,structure}: import/wrap Migen code (WIP).

compat.fhdl.bitcontainer: import/wrap Migen code.

fhdl.ast.Signal: implement .like().

fhdl.ir: fix port threading code.

fhdl.dsl: comb/sync/sync.pix→d.comb/d.sync/d.pix.

fhdl.ast.Signal: fix typo.

fhdl.ast.Signal: implement attrs field.

genlib.cdc.MultiReg: self.regs should be a private field.

fhdl.ast.Signal: implement width derivation from min/max.

genlib.cdc.MultiReg: pull in from Migen.

fhdl.ast.Signal: implement reset_less signals.

fhdl.ast.Signal: assign an internal name if tracer fails.

fhdl.dsl: allow f.sync["dom"] as a synonym of f.sync.dom.

ClockDomain.{rst→reset}, for consistency with ResetInserter.

nmigen.compat.ClockDomain would alias this, for Migen compatibility.

Initial commit.